Tengo un problema sobre el diseño lógico. Necesito diseñar MOD 5 Contador Arriba/Abajo con entrada de control x, cuando x=0 contará hacia abajo y cuando x=1 contará hacia arriba. Sólo puedo usar un flip flop JK y una puerta NAND. El complemento de x no está disponible. Pensé en un número de 3 bits que es ABC. Escribí la tabla y creé un mapa Karnough para A que es el primer dígito. Pero, estoy atascado aquí porque la función que tengo para A es (A'.B'.C'.x'+B.C.x) y no pude encontrar ninguna manera de implementar esta función con las puertas dadas. El paso final debe ser en JK Flip Flop para que se sincronice con el reloj. Estoy pensando durante 2 horas sobre esto. ¿Puedes darme una manera de implementar esta función? Gracias de antemano... Nota: Los complementos de A, B, C están disponibles y los niveles lógicos 1 y 0 están disponibles.
Respuesta
¿Demasiados anuncios?
Como regla general lo siguiente es cierto..
1) U' = U NY U
Se puede construir a partir de una puerta NAND.
2) U O V = U' NY V' = (U NY U) NY (V NY V)
Se puede construir a partir de dos compuertas NAND de 2 entradas.
3) U Y V = (U NY V)' = (U NY V) NY (U NY V)
Se puede construir a partir de dos compuertas NAND de 2 entradas.
Podemos aplicar las reglas anteriores una y otra vez a la ecuación siguiente.
(A'.B'.C'.x'+B.C.x)
A' = A NAND A
B' = B NAND B
C' = C NAND C
X' = X NAND X
D = A' NAND B' (señal intermedia)
E = C' NAND X' (señal intermedia)
D' = D NAND D (que es A'.B')
E' = E NAND E (que es C'.x')
F = D' NAND E' (señal intermedia)
F' = F NAND F (que es A'.B'.C'.x')
G = B NAND C (señal intermedia)
G' = G NAND G (que es B.C)
H = G' NAND X (señal intermedia)
H' = H NAND H (que es B.C.x)
I = F NAND H (que es A'.B'.C'.x'+B.C.x)
Ampliarlo todo da...
A'.B'.C'.x'+B.C.x = F NAND H
A'.B'.C'.x'+B.C.x = (D' NAND E') NAND (G' NAND X)
A'.B'.C'.x'+B.C.x = ((D NAND D) NAND (E NAND E)) NAND ((G NAND G) NAND X)
A'.B'.C'.x'+B.C.x = (((A' NAND B') NAND (A' NAND B')) NAND ((C' NAND X') NAND (C' NAND X'))) NAND (((B NAND C) NAND (B NAND C)) NAND X)
A'.B'.C'.x'+B.C.x = ((((A NAND A) NAND (B NAND B)) NAND ((A NAND A) NAND (B NAND B)) NAND (((C NAND C) NAND (X NAND X)) NAND ((C NAND C) NAND (X NAND X)))) NAND (((B NAND C) NAND (B NAND C)) NAND X)
simular este circuito - Esquema creado con CircuitLab
