Implicaciones de la INL en la precisión y resolución de un ADC

Question

Estaba tratando de entender el significado de varias especificaciones dadas en una hoja de datos típica ADC, y me encontré con este artículo. Ahora, si he entendido bien, me parece que la precisión del ADC en bits se puede tomar como \$n - \log_2{{e}}\$ bits, donde \$n\$ es el número de bits de salida del dispositivo (¿su resolución?) y \$e\$ es el INL ( no linealidad integral ) en términos de LSB.

Mis preguntas son:

1. ¿Es correcto lo que he entendido? Si no es así, ¿cuál es la explicación correcta?
2. Si un ADC de 16 bits tiene un INL de \$\pm 4\$ LSB, ¿podemos decir que la precisión del ADC es de 14 bits, y habrá que ignorar los 2 bits más bajos para la mayoría de fines prácticos?
3. Aquí es un ADC de 16 bits con un INL típico de \$\pm 0.4\$ LSB. ¿Significa esto que el dispositivo tiene una precisión típica de más que 17 bits? ¿Cómo es posible? ¿O significa que el dispositivo suele tener una precisión de más de 17 bits, pero como sólo tiene 16 bits de salida, tiene que truncar los datos a una resolución inferior?

Answer 1

1. Más o menos... si miras más abajo en el artículo enlazado, encontrarás una buena explicación de los errores de ganancia y offset. Particularmente fig.5 Así que si sólo tiene errores de ganancia en algún momento se suprime el rango digital y en algunos casos se suprime el rango de entrada analógica. El primer caso se explica por sus fórmulas. El segundo no. Necesitas tener en cuenta las diferencias de ganancia.

2. Sin embargo, si lo que se suprime es la señal analógica y hay suficiente ruido en la señal muestreada para ocultar el ruido computacional, es posible que se pueda postmultiplicar para recuperar el rango completo de 16 bits (span). Debido al ruido presente no tendrás un ADC de resolución completa (ENOB - Número Efectivo de Bits). Si no tienes suficiente ruido entonces notarás esta multiplicación fraccionaria. No mencionas tu aplicación, pero en imágenes esto no sería aceptable.

3. Sólo significa que el INL es bajo, no habla de tener que truncar la longitud porque eso está limitado por otros factores como el DNL. Lo que sí significa es que la arquitectura (técnica de circuitos) es prometedora para ampliarla a 17 bits.

En su decisión entran en juego otros factores. Uno de ellos es la monotonicidad. Un ADC no monotónico tendrá un INL alto y NO será corregible.

El artículo es bueno, pero dice algunas cosas que son aplicables a ciertas arquitecturas de ADC. Una afirmación es "un INL BAJO significa un DNL bajo" parafraseando la primera frase en la sección INL no es necesariamente cierto en todos los casos.