¿Es aceptable diseñar dos generadores de reloj utilizando un solo paquete?

Question

El circuito que suelo utilizar es el oscilador Pierce:

( Fuente de la imagen )

Siempre he tenido un solo reloj de sistema en el sistema, construido en un solo chip HCU04. Ahora necesito dos: 6*NTSC y 4*PAL - frecuencias no relacionadas entre sí. Es posible construir ambos usando un chip HCU04 de 6 puertas.

Tengo un diseño 3rd party, que tiene su reloj NTSC (3.579545 MHz) pasando por el chip 74LS04, con sus otras puertas usadas para propósitos "menos intensivos". Me sorprendió ver que todas las demás puertas captaban un ruido considerable de la portadora NTSC, y que la clavija de masa de este chip también se veía afectada por esta frecuencia. El ruido se veía fácilmente en el osciloscopio y se propagaba por los circuitos.

No puedo encontrar una discusión o respuesta definitiva para el fenómeno (probablemente porque es simple y asumido):

• Construir dos circuitos de reloj en un solo chip ahorrará dinero y probablemente espacio en la placa, pero las puertas pueden sufrir de diafonía a través de las conexiones internas de alimentación dentro del chip;
• Construir dos circuitos de reloj en varios chips (por ejemplo, 4 chips de 1G cada uno) minimizará la diafonía, podré poner desacoplamiento en cada chip y optimizar su conexión de alimentación, pero costará más en términos de componentes y espacio en la placa.

¿Entiendo bien la situación? ¿Es realmente beneficioso no utilizar un único chip para dos generadores? ¿Cuál es la mejor práctica en distintas condiciones?

Answer 1

Para que frecuencias tan poco relacionadas se deriven del mismo reloj, sus únicas opciones serían

• un sintetizador fraccional-N, o
• una síntesis digital con una tabla muy grande o una ad hoc (basado normalmente en un CORDIC).

Puedes implementar el primero utilizando sintetizadores de reloj RF estándar (LMX2571, MAX2870, ) ; muchos de ellos estarán especializados para la generación RF, por lo que puede que necesites dividir los resultados hacia abajo después.

Digitalmente, no sé si hay chips de síntesis digital directa (DDS) listos para usar que tengan una tabla interna lo suficientemente grande como para permitir una resolución de frecuencia suficiente. Si no encuentras ninguno adecuado, una posible forma sería implementar tú mismo una gran DDS, por ejemplo, con una FPGA de tamaño medio y memoria suficiente para una tabla suficientemente grande más un DAC. Otra posibilidad es calcular \$\cos(2\pi f t)\$ para arbitraria \$f\$ en una FPGA con un par de multiplicadores: la familia de algoritmos CORDIC es tu amiga.