¿Cómo disminuyen las tensiones en las salidas al aumentar la corriente?

Question

Al mirar algunos circuitos integrados 74xxTxx, tales como esta sencilla puerta NAND Me he dado cuenta de que el mínimo \$V_{OH}\$ disminuyen a medida que aumenta la corriente que fluye desde las salidas.

Pero, desde mi comprensión de la ley de Ohm, \$U = RI\$ implica \$\frac {dU}{dI} = R * dI\$ y como \$R \gt 0\$ cuanto mayor sea el flujo de corriente, mayor será mayor la tensión debe estar en la clavija con respecto al suelo.

I piense en porque este comportamiento sólo afecta a \$V_{OH}\$ y no \$V_{OL}\$ que es porque cuando una salida está alta, genera corriente, por lo tanto, corriente negativa.

Pero contradice mi comprensión intuitiva de la electricidad, ya que creo que el sentido de la corriente no actúa sobre las resistencias, intuitivamente (si no, los circuitos de corriente alterna se volverían locos).

Como sólo soy un principiante en electrónica y toqueteos eléctricos, estoy seguro de que debo haber cometido un error en alguna parte, pero ¿dónde? Y, si mi razonamiento es extrañamente correcto, ¿como hacen los CIs 74xxTxx para conseguir esta bajada de tensión?

Answer 1

RdsOn = ΔVo/ΔIo ( o resistencia en serie equivalente, ESR) para los FET Pch y Nch.

ΔVo=Vcc-Voh para "1" y ΔVo=Vol para "0". depende de la corriente de carga.

p.ej. para Voh para cargas TTL, Vcc=4.5V (5V-10%)Voh=3.98V Io =-4mA por lo tanto RdsOn=(4.5-3.98)/4mA= 520mV/4mA = 130 Ω (máx.) para Voh o salida ="1" (Pch FET)

p.ej. para Vol para cargas TTL, Vol= 0,26V/4mA = 65 Ω (máx.) para Vol o salida ="0" (Nch FET)

Tenga en cuenta que la serie 74HCTxx está diseñada para sustituir a los circuitos integrados TTL con un fanout de 10 cargas, por lo que el umbral de entrada es de 1,5 V en lugar del Vcc/2 simétrico.

74HCxxx es la familia CMOS estándar de 5V con umbral de entrada de Vcc/2 +/- xx%.

Además, cada familia CMOS estándar tiene una RdsOn ligeramente diferente, pero tienden a ser simétricas, por ejemplo, la lógica de 3,3 V 74ALCxx está más cerca de 25 Ω mientras que la lógica de 5V 74HCxx es 50 Ω y el legado de la familia CD4000 15V fue ~ 300 Ω A 5 V

Especificaciones del Nexperia para 74HC08 tiene Vol/Iol= 37,5 Ω (typ), 65 Ω (max) @4,5V , otros Mfg pueden variar ligeramente, pero estos suelen estar estandarizados.

Answer 2

El comportamiento del Voh CMOS al aumentar la corriente tiene sentido si se tiene en cuenta que la salida tiene una resistencia interna en serie. También puede ayudar pensar en cómo se probaría esto. Para probar Voh frente a la corriente de salida, utilizarías una carga programable para poder ajustar la corriente de salida como desees y observar el voltaje. Un esquema parcial es así:

simular este circuito - Esquema creado con CircuitLab

M1 y M2 representan los transistores internos de la puerta lógica. Cuando la salida es alta, M2 estará "encendido". Sin embargo, incluso cuando está encendido, tiene cierta resistencia, Rds(on).

Iout representa un disipador de corriente externo que se utilizaría para probar los parámetros de la hoja de datos. Iout se ajustaría a una corriente específica, y Vout se mediría a esa corriente. Así que ahora, espero que parezca más intuitivo que la tensión de salida caerá a medida que aumenta la corriente. Es debido a la caída de tensión de la fuente al drenaje de PMOS M2.

Podemos calcular la tensión de salida utilizando la ley de Ohm y la ley de Kirchoff.

Vout = VCC - Rds(on) * Iout

Ten en cuenta que en realidad, Rds(on) también variará con la temperatura, y cuando la corriente de salida es alta, PMOS M2 también puede calentarse. Así que no esperes que sea perfectamente lineal como una resistencia normal.