¿Por qué actualizar?
La DRAM utiliza condensadores como células de almacenamiento. Estos condensadores, al ser muy pequeños y estar hechos de silicio, pierden tensión con el tiempo. Esa es la D de la DRAM: las celdas son dinámico su estado de carga cambia.
Para preservar el estado lógico de esas celdas DRAM con fugas, su estado debe leerse antes de que se haya desvanecido su carga y, a continuación, volver a escribirse para devolver su estado a la carga completa recién escrita. Eso es el refresco, en pocas palabras.
Para evitarlo, las DRAM utilizan un ciclo especial de lectura y escritura denominado actualizar que golpea varias celdas a la vez y las escribe de nuevo. Normalmente, se trata de una o varias filas de celdas, aproximadamente 1/256 de la DRAM cada vez.
La operación de refresco del host es una carrera contra el tiempo: todas las filas de la DRAM tienen que ser golpeadas a tiempo antes de que se escape su contenido. Normalmente se tarda entre 8 y 16 ms en alcanzar todas las filas.
En cambio, la RAM estática, o SRAM, utiliza un latch como elemento de almacenamiento. El latch mantiene su estado mientras se mantiene encendido o se escribe con un nuevo valor.
¿Qué significa esto en cuanto a potencia y densidad?
La SRAM puede, en teoría, tener una potencia de espera casi nula, ya que utiliza un latch CMOS para almacenar los datos. En la práctica, la SRAM rápida tendrá una corriente de fuga en espera bastante alta y una corriente aún mayor durante la actividad debido al uso de transistores de bajo umbral para aumentar la velocidad.
Los latches SRAM necesitan entre 4 y 8 transistores por bit, y todos ellos pueden tener fugas.
Más información aquí: https://en.wikichip.org/wiki/static_random-access_memory
Mientras tanto, la DRAM tiene energía de reserva para hacer frente a los refrescos. Los fabricantes de chips se esfuerzan mucho por ofrecer modos de autorrecarga de bajo consumo que alarguen el tiempo entre cada operación de actualización y no requieran la intervención del host una vez que se entra en ese modo. Este modo de autorrefresco se utiliza en el estado de "reposo" del ordenador, lo que permite apagar la CPU y despertarla casi al instante.
En cuanto a la densidad, la DRAM utiliza básicamente un transistor por celda, que se conecta al condensador excavado verticalmente como un pozo en el silicio. Esto hace que el área de la DRAM por bit sea muy pequeña en comparación con las celdas SRAM 6T u 8T. Con menos transistores, también se reducen las fugas de la DRAM por bit.
Más información aquí: http://www.cse.scu.edu/~tschwarz/coen180/LN/DRAM.html#CellDesign
Así que, en general, debido a su densidad y al menor número de transistores por bit, la DRAM es sustancialmente más potente que la SRAM rápida, pero sustancialmente peor que la SRAM lenta y de bajas fugas, ya que requiere refresco.
