¿Por qué la compuerta NAND TTL usa 4 BJT para hacer la compuerta cuando se podría hacer con solo 2? Supongo que el diseño con los 4 transistores amplifica la corriente para que se puedan conectar varios niveles de compuertas, mientras que el diseño con 2 no puede alimentar a través de varios niveles de compuertas?
Para el diseño de 2 transistores, R1 siempre será un compromiso entre minimizar la corriente de encendido a través de Q1 y Q2 para una salida LO (valor alto de R1) por un lado y una baja impedancia de salida por el otro (valor bajo de R1).
En el diseño de 4 transistores, ya sea T3 o T4 estará encendido (diseño push-pull), por lo que el par de salida no desperdicia corriente. Como resultado, RC3 puede ser bastante bajo y la impedancia de salida será mucho menor al suministrar corriente que en el diseño de 2 transistores.
TTL pasó por unos 6 tipos de diseño de circuitos, incluyendo las clásicas combinaciones de estándar (54/74), baja potencia (54/74L) y Schottky (54/74LS,S).
En todos los casos, los diseños siguen las mismas reglas de entrada para el umbral de voltaje, que es aproximadamente 2 caídas de diodo = 1.4V. Debido a la impedancia asimétrica, los márgenes para un diseño seguro se establecieron a partir de la diafonía como (0.8V a 2.0V. El promedio de estos umbrales es 0.8 + 2.0))/2= 1.4V. Este 1.4V es el umbral de conmutación REAL que solo se desplaza debido a efectos de temperatura de 2 diodos. (est? < 8mV/'C)
El diseño RTL que muestras no cumple con las normas.
Dado que hasta ahora se ha considerado la parte de salida, haré algunas suposiciones sobre la parte de entrada que implementa la función lógica AND (NAND).
Como regla general, las funciones lógicas básicas OR y AND se implementan conectando interruptores controlados eléctricamente en paralelo y en serie. Estas técnicas se utilizan ampliamente en compuertas lógicas MOS y CMOS... y también, en el circuito de la segunda OP donde los transistores se utilizan como interruptores. Pero, ¿cómo se implementa esto en el circuito de la primera OP?
Aquí, los elementos diodo (junturas base-emisor de T1) se utilizan como interruptores que, según la regla, deben estar conectados en serie. Pero los interruptores de diodo no pueden conectarse de esta manera porque no pueden ser controlados. El problema de los diodos es que son interruptores de 2 terminales (1 puerto) donde la entrada y la salida ocupan los mismos dos terminales ánodo y cátodo (base y emisor) mientras que los verdaderos interruptores controlados como los transistores son dispositivos de 2 puertos. Por lo tanto, los diodos solo se pueden conectar en paralelo implementando así la función OR.
Para hacer que actúen como una compuerta AND, utilizaron un truco inteligente: invertir las entradas de acuerdo con las leyes de De Morgan. Es por eso que, polarizaron directamente las junturas base-emisor mediante la resistencia base RB1 y los conectaron en paralelo (a través de las salidas de la etapa anterior). De esta manera, las entradas del circuito OR (con respecto a las señales de entrada LOW) se invirtieron y ya se implementó la función AND (con respecto a las señales de entrada HIGH).
Fig. 1. Compuerta lógica AND de diodo hecha a partir de una compuerta OR (tomada de Wikimedia Commons)
He explicado este truco en la sección de compuerta lógica AND de la página de Wikipedia sobre la lógica de diodos.
Entrada lógica "0" (al menos una entrada). Las compuertas TTL aprovechan otro truco ingenioso tanto en la parte de entrada como en la parte de salida: si se conecta un solo diodo en paralelo a una cadena de diodos en serie, la corriente se desvía (se dirige) hacia el diodo individual. Por ejemplo, vea un video de mis Fotos de Google personales donde mis estudiantes conectan un LED rojo (VF = 1.8 V) en paralelo a una cadena de diodos verde y amarillo (VF = 2.5 + 2.5 = 5 V); como resultado, el LED rojo apaga el verde y el amarillo.
En las compuertas TTL, las junturas base-emisor del transistor T1 de múltiples emisores sirven como "diodos individuales" y la red de su juntura base-colector y la juntura base-emisor de T2 en serie sirve como una "cadena de diodos".
Entonces, cuando se aplica LOW a al menos una entrada, su "diodo" (con VF = 0.7 V) se conecta en paralelo a la "cadena de diodos" T1-T2 (con VF = 0.7 + 0.7 = 1.4 V) y toda la corriente base de T1 fluye a través del "diodo" de entrada. Como resultado, no hay corriente base que fluya a través de la juntura base-emisor de T2 y este último se corta (queda bloqueado).
Entrada lógica "1" (en todas las entradas). En este caso, todos los "diodos individuales" están apagados. Toda la corriente base de T1 fluye a través de la juntura base-emisor de T2 y T2 está encendido.
Si comparamos las dos soluciones, podemos ver una ventaja significativa de TTL sobre la parte de entrada de RTL. Cuando se aplica al menos un "0" a una entrada, el transistor de múltiples emisores T1 se satura y su parte colector-emisor cortocircuita la juntura base-emisor de T2. Como resultado, T2 se apaga de manera confiable y rápida.
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
