LTspice es un simulador analógico. Antes de ejecutar el análisis .tran de tu circuito, el simulador calcula el estado inicial del circuito, las tensiones y corrientes en t=0, utilizando el modelo 74HC107 que toma de la librería 74hc.lib. Si conoces los algoritmos del simulador y las interioridades de la librería y puedes manejarte con este conocimiento a tu favor, es posible predecir a qué estado inicial llegará el simulador tras completar la etapa inicial de tu ejecución .tran.
Pero conoces este resultado de tu intento, y no es lo que esperas que debería ser: te gustaría empezar desde Q[0] = 0, Q[1] = 0, Q[2] = 0; sin embargo, el simulador empieza desde Q[0] = 1, Q[1] = 0, Q[2] = 0. En principio, puedes desplazar ligeramente la temporización al principio y separar el encendido y el inicio del tren de pulsos CLK con el propósito de llegar al estado inicial "correcto", pero no deberías. Recuerda, el propósito de simular el circuito es examinar el comportamiento de un diseño hardware real, y la implementación práctica de un contador digital abarca la puesta inicial del contador en un estado requerido. En tu caso, quieres que sea Q[0] = 0, Q[1] = 0, Q[2] = 0. El dispositivo 74HC107 tiene una entrada para resetear el dispositivo, llamada entrada de reset asíncrono, que es activa BAJA. El 74HC107 es un flip flop JK dual, y tiene dos pines, 13 y 10, una entrada para cada uno de sus dos flip flops. En las hojas de datos, estas entradas se denominan \$1 \overline R\$ y \$2 \overline R\$ .
En tu circuito estas entradas se llaman CLRs, y conectaste estos pines a 5V constantes. Debes añadir a tu circuito la señal de reset conectada a estas entradas CLR e iniciar la simulación con estas entradas en LOW (OV). Después de un retardo que garantice que los flip flops se ponen a Q[0] = 1, Q[1] = 0, Q[2] = 0, pones las entradas CLR a HIGH (5V). Durante todo el intervalo de este retardo inicial, las señales CLK conectadas a las entradas CLK deben estar desactivadas (gated con esta señal CLR común). Con este ajuste inicial, tendrás el diagrama de temporización esperado, comenzando desde [0, 0, 0], y no desde [5V, 0, 0], como es el caso de tu circuito.
