Pregunta sobre el diseño del SGE

Question

Recientemente me encontré con este diseño popular BMS y estoy tratando de entender el diseño del circuito

Hay grandes discusiones técnicas al respecto, como en robojax o este foro no inglés .

La mayoría de las piezas son bastante sencillas. A continuación se esquemas originales :

1. Módulo de equilibrado: descarga a través de 100R RES cuando la célula alcanza cierta tensión.
2. Célula de batería
3. Módulo de protección: tira hacia abajo el pin 1 cuando la célula tiene sobretensión, el pin 3 cuando tiene subtensión. Esto, a través de varios transistores, a continuación, controlar los MOSFETs
4. MOSFET para protección contra sobretensión/sobrecarga
5. MOSFET para protección contra subtensión/sobredescarga

Mi pregunta principal es cuál es la función de (6) ?

Este autor mencionó que, durante el evento de cortocircuito, (6) apaga el MOSFET hasta que se retira la carga . Tras retirar la carga, el circuito volvería a funcionar con normalidad. robojax también hizo un gran experimento en vídeo mostrando esta función. Sin embargo, mi simulación en laboratorio de circuitos muestra que siempre bajaría la puerta de los MOSFET y nunca permitiría que la batería se descargara.

¿Podría alguien explicarlo?

Gracias

Answer 1

Mi pregunta principal es ¿cuál es la función de (6)?

El subcircuito 6 evita que la tensión a través del módulo principal FET-4 aumente a más de 1,2V. Esta tensión cae a través de los Rdsons combinados de los FET del módulo. Es posible que la capacitancia de base y de cableado en la base de Q8 haga que Q8 retrase el encendido brevemente y luego permanezca encendido cuando cae la corriente del FET pero, si es así, esto no es una parte formal de la función del circuito.

---

Q8 es normalmente retenido por el 1M a través de Q8_be.
Cuando el voltaje a través de FET_Module_4_DS excede 1.2V entonces las 2 resistencias x 1M proporcionan 0.6V a Q8, encendiéndolo y bloqueando la puerta de FET_module_4 a la fuente.
Esto no apaga completamente el FET ya que la reducción del impulso de la puerta del FET reduce la caída de FET_DS y comienza a apagar el circuito de sujeción, por lo que el módulo permanece encendido con una caída de aproximadamente 1,2 V a través de él. Puede que haya alguna histéresis que se me haya pasado, pero si es así se me ha pasado :-) .

Este sería un estado muy poco saludable para el módulo FET para permanecer en cualquier período como la disipación es I_load^2 x 1,2 V.
Sin seguir toda la operación asumo que la ruta a través de Q7 puede tener un efecto de control secundario. Tal vez no.

No es obvio por qué el arreglo siempre debe tirar hacia abajo la puerta del MOSFET como Q8 sólo puede ser encendido cuando FET Vds es >= 1.2v.