Parece que el mundo ha decidido que std_logic
(y std_logic_vector
) son la forma predeterminada de representar bits en VHDL. La alternativa sería std_ulogic
que no se resuelve.
Esto me sorprende porque normalmente no que describe una autobús , por lo que no desea múltiples controladores y no necesita resolver una señal. La ventaja de std_ulogic
sería que el compilador te avisara desde el principio si tienes varios controladores.
Pregunta: ¿se trata sólo de una cuestión cultural o histórica, o sigue habiendo razones técnicas para utilizar std_logic?