¿Existe alguna razón especial por la que se utilicen ocasionalmente las entradas de tipo activo-bajo en lugar de las de tipo activo-alto? Ejemplo: Tenemos entradas activo-bajo RD' (se lee como "barra de lectura") y WR' (se lee como "barra de escritura") para los chips de memoria, en su lugar podemos tener RD y WR como entradas ¿no?
Respuestas
¿Demasiados anuncios?
Hace casi cincuenta años, la tecnología de semiconductores dominante era el transistor bipolar (normalmente NPN), en forma de lógica TTL de la serie 74.
Esto dio lugar a etapas de entrada que requerían algo de corriente para tirar de ellas hacia abajo, y mucho menos para tirar de ellas hacia arriba - y convenientemente, a etapas de salida que eran mucho mejores para tirar de las señales hacia abajo, pero no podían tirar de las señales hacia arriba de manera muy eficaz. (Para más detalles, estudie "The TTL Data Book" de Texas Instruments)
Y así, señales importantes como RD_n, EN_n, WR_n y RESET_n donde los tiempos realmente importaban, funcionaban mejor si las hacías activas bajas.
Desde entonces, todos los nuevos diseños han seguido siendo compatibles con esta convención, de modo que puedan interconectarse con los dispositivos existentes, aunque con la llegada de la lógica CMOS de alta velocidad, realmente no hay necesidad tecnológica.
Así que las razones son la compatibilidad (la forma en que muchas CPUs tienen conjuntos de instrucciones todavía vagamente compatibles con el 8086 de 1978) y los ingenieros y, peor aún, los profesores, principalmente familiarizados con la vieja convención.
Un poco como si el tamaño de los impulsores del transbordador espacial estuviera vinculado a la anchura del culo de un caballo en la época romana .
stuck
Puntos
111
La respuesta del "legado" de Brian está muy bien.
Hay otra razón por la que activo bajo es algo más fiable que activo alto en los diseños CMOS modernos, y por qué no debería desaparecer pronto.
Esta razón implica una enorme variedad de voltajes de alimentación del CMOS. A menudo nos encontramos con sistemas en los que algunos módulos tienen una alimentación de 3,3V, mientras que otros tienen una alimentación de +5V. Es probable que estos módulos no se pongan de acuerdo sobre dónde empieza una tensión alta. Sin embargo, es probable que la tensión baja máxima esté más de acuerdo. La comunicación entre estos dos sistemas tiene una mejor inmunidad al ruido para un nivel lógico de baja tensión que para un nivel lógico de alta tensión.
Los umbrales de nivel lógico CMOS de hoy en día suelen estar definidos en alguna fracción de la tensión de alimentación DC:
- lógica alta: 0,7*Vdd
- lógica baja: 0,3*Vdd
Muchos módulos que se comunican a través de un bus deben preferir las bajas tensiones a las altas para las señales críticas.
Por ejemplo, el protocolo de serie I2C funciona a un nivel de voltaje alto (subido pasivamente por las resistencias). Todas las señales críticas tiran activamente a tierra. Se podría argumentar que este diseño es el clásico estilo heredado de la vieja escuela, introducido en 1982 cuando la tecnología TTL de la vieja escuela todavía se utilizaba ampliamente.
PERO...
Este diseño "pull-to-ground" que utiliza controladores de bus de drenaje abierto permite que el bus sea manejado por muchos dispositivos, en forma de cable. Y puede permitir que los receptores de bus toleren una tensión de pull-up del bus superior a la propia Vdd del microcontrolador... busque E/S tolerantes a 5V . Todos los dispositivos conectados al bus están de acuerdo en que la tierra es cero voltios . No todos los dispositivos conectados al bus coinciden en Vdd.
Tirar a tierra sigue teniendo ventajas en el diseño lógico moderno.
