Los bucles bloqueados de fase (PLL) y los bucles bloqueados de retardo (DLL) se utilizan en diversas aplicaciones, pero aún no existe una discusión destacada sobre los aspectos clave de estos circuitos, cómo funcionan, en qué aplicaciones podrían utilizarse, la comparación entre los dos circuitos y por qué debería utilizarse uno frente al otro.
Respuestas
¿Demasiados anuncios?
Un PLL controla un oscilador controlado por tensión para que su frecuencia (o alguna derivada de ella) se bloquee en fase (y frecuencia) con una señal de referencia.
Los PLL tienen muchas aplicaciones, desde la creación de una réplica "limpia" de una señal de referencia ruidosa (con variaciones de amplitud y fase eliminadas), hasta la creación de nuevas frecuencias mediante la multiplicación y la división, pasando por la demodulación de señales de comunicaciones moduladas en fase y frecuencia. Las características de transferencia de entrada-salida de un PLL pueden controlarse mediante el diseño de su red de realimentación.
Un DLL controla una línea de retardo controlada por tensión, que suele tener muchas derivaciones, para que una de esas derivaciones se alinee en fase con una señal de referencia. La entrada de la línea de retardo suele ser también la señal de referencia, por lo que las distintas derivaciones proporcionan señales adicionales que se interpolan y/o extrapolan a partir del periodo de la señal de referencia.
Las DLL se utilizan habitualmente en las comunicaciones de alta velocidad entre los chips de una placa (por ejemplo, entre un controlador de memoria y sus chips SDRAM) para "anular" cosas como los retrasos de los búferes de entrada y salida, así como los retrasos del cableado, lo que permite un control muy estricto de los tiempos de preparación y retención en relación con la señal de reloj. Esto permite que las velocidades de datos sean mucho más altas de lo que sería posible de otro modo.
Con detectores de fase adecuadamente diseñados, tanto los PLL como los DLL pueden trabajar con señales de referencia no periódicas; una aplicación común consiste en alinear las transiciones de las señales de datos con un reloj de referencia.
Mientras que lo mencionado anteriormente (es decir, versión limpia de la señal -> PLL) un aspecto clave en el que difieren los PLLs/DLLs es que los PLLs filtran y bloquean efectivamente el jitter en la fuente para que no afecte a la salida del VCO, mientras que los DLLs propagan el jitter. Al principio, esto puede parecer un aspecto negativo de las DLL, pero se puede utilizar con gran efecto. En algunos casos, si se necesita extraer el punto de muestreo principal de la señal que llega e ignorar el jitter de la señal, se utilizaría un PLL. En otros casos, por ejemplo, cuando una señal y una señal de reloj están sometidas a los mismos efectos inductores de jitter, ya sea en la fuente o en el canal de comunicaciones. Puede utilizar una DLL y múltiples tiempos de retardo de muestreo para reducir/eliminar el jitter relativo entre las dos señales (porque tienen el jitter muy similar) y utilizar el reloj retardado para alinear a un punto de muestreo final.
Barry Kelly
Puntos
30330
Son diferentes en su estructura. Los PLL utilizan un oscilador controlado por tensión (VCO) que los DLL no utilizan.
Los DLL son más nuevos que los PLL y se utilizan más en aplicaciones digitales. Los DLL utilizan la fase variable para conseguir el bloqueo, es decir, se bloquean en una diferencia de fase fija, mientras que los PLL utilizan el bloqueo de frecuencia variable, es decir, ajustan su frecuencia hasta que hay un bloqueo.
Para la mayoría de las aplicaciones de reclocking digital se pueden utilizar indistintamente.
Rogier21
Puntos
13
Las principales diferencias entre los PLL y los DLL son:
1) Los PLL extraen (bloquean) tanto la frecuencia como la fase de la señal de entrada. El DLL sólo extrae la fase.
2) La DLL necesita un reloj de referencia. El PLL no necesita un reloj de referencia, sino que lo genera.
3) Los PLLs utilizan VCO. La DLL no tiene VCO.
Así que, en cierto sentido, se puede decir que el PLL es más fuerte que el DLL porque puede extraer la frecuencia de los datos, no sólo la fase. Suponiendo la presencia de un reloj de referencia ideal (la frecuencia de los datos es conocida), la DLL y la PLL pueden realizar la misma función: alinear los datos con respecto al reloj de referencia presente en el receptor. Sin embargo, la forma en que se realiza "la alineación" es diferente. La PLL varía la frecuencia, mientras que la DLL varía el retardo (ajustando la capacitancia del transistor de bombeo de corriente dentro de la VCDL).
Anexo
Fuente de las imágenes: R. J. Baker "CMOS Circuit Design, Layout, and Simulation, Third Edition"
