He mirado unos cuantos circuitos integrados DDR3 de diferentes compañías y diferentes densidades con el mismo ancho de bus de datos, y todos parecen tener los mismos paquetes (dimensiones, paso de bolas, etc.) incluyendo qué bolas corresponden a qué función (excluyendo los bits de dirección superiores para diferentes densidades).
¿Esto se debe a que existe una norma (¿convención?, ¿JEDEC?) sobre qué paquete y almohadillas se utilizan para las distintas densidades/anchos de bus de la memoria DDRn? Lo pregunto porque me pregunto si puedo diseñar una huella para un proyecto mío que pueda suponer que funcionará cuando se rellene con diferentes (temporización y densidad) CI DDR3 suponiendo lo siguiente:
- El ancho del bus de datos es el mismo.
- Todas las líneas de dirección necesarias están conectadas.
- Tengo la posibilidad de configurar el controlador de la DRAM.
- El enrutamiento puede manejar las velocidades potencialmente más rápidas de un CI diferente.