En el contexto de las FPGA, hoy me han llamado la atención sobre el hecho de que el retardo de propagación varía con la tensión de alimentación. Cuando pregunté por qué era así, uno de los diseñadores de la FPGA afirmó que una puerta lógica es esencialmente un amplificador (con lo que estoy de acuerdo) y que más tensión de alimentación significa más ganancia (de lo que no estoy tan seguro) y más ganancia significa una propagación más rápida.
No me he creído este argumento. En igualdad de condiciones, el simple aumento de la tensión de alimentación no debería aumentar la ganancia de señal pequeña, que está fuera de alcance de todos modos, ya que el "amplificador" está siendo sobrealimentado con señales digitales.
Lo único que se me ocurre es que un mayor voltaje de alimentación sugiere un mayor índice de giro del voltaje de salida absoluto y, dado que los voltajes de umbral de los FET no cambian (creo), los umbrales se alcanzan más rápidamente, lo que lleva a un menor retardo.
¿Es correcto mi razonamiento o hay algo más?