Protección de un bus de 1,2V

Question

Suelo poner un diodo TVS en todos mis raíles de alimentación como práctica habitual para protegerme de los eventos ESD. Estoy usando una FPGA en un diseño por primera vez y estoy descubriendo que no puedo conseguir un TVS con un voltaje de separación inversa de 1,2V para proteger el voltaje del núcleo de la FPGA. Las únicas opciones cercanas que pude encontrar fueron estas dos:

1.0V holdoff (¿demasiado bajo?), 1.5V breakdown: https://www.digikey.com/product-detail/en/VESD01-02V-G-08/VESD01-02V-G-08CT-ND/2658775

1,5V de holdoff, 4,8V de ruptura (probablemente inútil dado el voltaje máximo absoluto de 1,32V en la FPGA ): https://www.digikey.com/product-detail/en/DF2S5.1ASL,L3F/DF2S5.1ASLL3FCT-ND/5415965

¿Puedo salirme con la suya utilizando la parte de holdoff de 1,0V? ¿Existe una mejor manera de proteger un riel de alimentación con un voltaje tan bajo?

Answer 1

Este es el dispositivo: -

Sobre la base de esta tabla, yo diría que no hay problema en que funcione con una alimentación de 1,2 voltios; normalmente sólo consume 1,5 mA con una alimentación de 1,5 voltios, por lo que con una alimentación de 1,2 voltios apenas debería preocuparse por la corriente.

Lamentablemente, la hoja de datos parece tener una omisión: la figura 1 no parece estar incluida.

¿Existe una mejor manera de proteger un riel de alimentación con una tensión tan baja? tensión?

Probablemente lo hay y podría ser un protector de palanca. Tienes que considerar los efectos de la capacitancia distribuida en tu carril de alimentación y qué tipo de evento ESD recibe realmente tu placa. Deberías ser capaz de hacer un modelo básico en LTSpice tanto del evento (modelo del cuerpo humano) como de la capacitancia de la placa y la inductancia distribuida. El modelo del cuerpo humano normalmente se divide en dos grupos

No puedo decirte cuál elegir como típico para tu evento de ESD, tienes que decidir eso pero, cuando lo hagas, simula que la tapa se carga a 4kV u 8kV (tu investigación es necesaria aquí), haz una simulación de esto conectando a tu capacitancia distribuida (separada por la inductancia de la PCB) y ve qué voltaje pico obtienes.

Lo que buscas es no tener una subida de tensión que vaya a dañar nada o, si esto no es posible, buscas que la velocidad de subida sea lo suficientemente lenta como para que un circuito de palanca pueda empezar a funcionar (junto con tu TVS).

Es probable que tengas un raíl de 3V3 o más, así que algo que monitorice el raíl y se active por encima de los 2V para encender un MOSFET (o SCR) para forzar el suministro es una opción que vale la pena considerar.

Answer 2

Tienes razón en que no encontrarás una solución ESD/TVS convencional a estos bajos voltajes. Lo que he hecho en el pasado es utilizar un MOSFET "analógico" como ese ALD11193 que presenta una tensión de encendido muy, muy precisa para activar un MOSFET de palanca de alta corriente. Cuando el MOSFET de precisión se dispara, entonces disparará el transistor convencional de mayor potencia y llevará el raíl a GND.

Esto protegerá contra los transitorios del carril de alimentación (filtrar la entrada de la puerta en consecuencia), pero no será suficiente para la protección de ESD; como otros han dicho, es posible que desee asegurarse de que esas E / S pasan a través de cambiadores de nivel o resistencias en serie.

Aquí hay un enlace a una nota de la aplicación sobre las piezas de ALD: http://www.aldinc.com/pdf/VoltageClampCircuits.pdf