Generación de onda cuadrada de carril a carril de +12/-12 V con microcontrolador

Question

Necesito generar una onda cuadrada de +/-12 V, con una tolerancia de +/-0,4 V. El propósito es conducir la señal piloto de un cargador de nivel 2 del vehículo eléctrico, para aquellos curiosos.

EDIT (aclaración) Lo que estoy tratando de diseñar aquí es el controlador EVSE que se muestra a continuación (la parte encerrada en rojo). Como se puede ver, la salida del circuito es +/-12 V señal PWM en serie con una resistencia de 1 K que es normalmente abierta si no hay coche conectado, o tirado a tierra a través de diferentes valores de resistencia por el coche para señalar diferentes estados cuando está conectado a dicho coche.

FIN DE EDICIÓN

Se trata de un proyecto de hobby y de un ejercicio mental, por lo que me gustaría utilizar componentes discretos que ya poseo, es decir, BJT y resistencias, y evitar los amplificadores ópticos, ya que los que pueden lograr salidas de carril a carril dentro de las especificaciones deseadas son difíciles de conseguir para mí. También soy consciente de que una solución más sencilla sería una etapa MOSFET push-pull, pero como he mencionado antes, esto también es para tratar de entender mejor los BJT.

Este es el esquema que se me ocurrió:

simular este circuito - Esquema creado con CircuitLab

Ten en cuenta que he utilizado una salida push-pull de emisor común en lugar de la más habitual de colector común porque la caída de 0,7 V de los seguidores de emisor estaría fuera de las especificaciones requeridas (+/-0,4 V alrededor de los raíles)

Q1 toma su señal de entrada (0..3.3 V) de un microcontrolador y acciona Q2 entre corte/sat.

Cuando IN es de 3,3 V, Q2 está apagado y el nodo A tiene ~11 V que satura Q4 mientras mantiene Q3 "casi" apagado. Como resultado, OUT tiene una tensión de -11,8 V, que está dentro de la tolerancia deseada de +/-0,4 V.

Cuando IN es 0 V, Q2 está encendido, A tiene alrededor de -11,8 V, lo que satura Q3 mientras mantiene Q4 apagado. En este caso OUT muestra +11,8 V, lo que también es bueno.

Sin embargo, veo dos problemas menores:

1. Como se puede ver en el siguiente gráfico, el retardo de propagación de V(OUT) de alto a bajo es aproximadamente 4 µs más largo que el de bajo a alto, y No puedo entender por qué . Como resultado, El ciclo de trabajo de OUT es mayor que el de IN por lo que tiene que ser compensado desde el software, lo que prefiero no hacer.

   

2. Hay algunos corriente de paso a través de Q3 y Q4 Aunque no es alarmante, preferiría no tenerlo. Podría ser necesaria una inductancia + diodo fly-back, pero me pregunto si este problema es derivado del anterior y arreglarlo también arreglaría esto.

   

---

A continuación se ofrece una simulación de varias soluciones

Para estudiar y comparar. La entrada se ajusta a 200 KHz para mostrar mejor el retardo de propagación. Trazado:

• tensiones de entrada y salida
• \$I_{c}\$ de los BJT de salida.

Jonk

Esta es la respuesta actualmente aceptada debido a su simplicidad, bajo shoot-through y simetría de retardo de propagación.

simular este circuito

Esto tiene el problema de que ambos BJT de salida están activos cuando IN flota, lo que podría solucionarse con la resistencia de realimentación R8 que enclava el circuito en su último estado y, además, sustituyendo la resistencia de salida R6 por dos de 1 K entre los colectores de salida.

Además, ten en cuenta que la simetría del retardo de propagación en este circuito depende de la elección de los transistores NPN/PNP y, más concretamente, de sus capacitancias de unión. Prueba a simular con diferentes transistores o a barrer sus capacitancias para ver el efecto.

simular este circuito

Hacktastic

simular este circuito

Kuba

simular este circuito

AnalogKid

simular este circuito

Answer 1

Corriente de paso, el problema es que hay un camino de corriente a través de R5 y R6 en serie con los dos transistores (básicamente, diodos) siempre que el voltaje de colector de Q2 está entre +11,4 y -11,4, que es la mayor parte del tiempo durante una transición.

Solución: dos diodos zener de 15 V, uno en serie con cada base. Ahora la cadena en serie es

+12 V > 0,6 V de caída > 15 V de caída > 0,6 V de caída > -12 V.

Sumando todo esto, llega a 31,2 V, que es mayor que 24 V. Por lo tanto, no hay ningún momento en el que ambas uniones base-emisor estén polarizadas hacia delante al mismo tiempo.

Conecta la unión de los dos diodos zener al colector de Q2 con una resistencia; actúa como limitador de corriente para Q3 y Q4. Llamémoslo R5 reutilizado. Observa que la caída de voltaje a través de esta resistencia es mucho menor que antes debido a la caída adicional de 15 V. Probablemente tendrás que disminuir el valor de R5.

---

Retraso - Un transistor saturado se apaga más lentamente de lo que se enciende. Esto se debe a la carga almacenada en la base. La capacitancia se carga después de que la corriente de la base supere el nivel requerido para la saturación, por lo que no se ve el efecto en el encendido. Sin embargo, al apagar, el exceso de carga debe agotarse antes de que el transistor comience a apagarse, por lo que sí se observa un retraso.

La solución habitual es poner un pequeño condensador en paralelo con la resistencia base. Al apagar, este condensador actúa como una bomba de carga para conducir la base por debajo (para un NPN) del emisor. El exceso de carga de la base se vierte en el condensador añadido más rápidamente que se disiparía en la resistencia.

Otro método es evitar la saturación "dura" sujetando la base al colector a través de un diodo Schottky; esto se denomina abrazadera Baker, y es la base de los componentes lógicos TTL Schottky.

https://en.wikipedia.org/wiki/Baker_clamp

Answer 2

Lo mantendré bastante simple. (Y es muy similar al enfoque de hacktastical, excepto que la entrada no está bloqueada por CC y he atado los emisores de la etapa de entrada de forma ligeramente diferente). Considere lo siguiente:

simular este circuito - Esquema creado con CircuitLab

Personalmente, pondría resistencias en los emisores de los BJT de salida para limitar la corriente de salida. Pero no sé lo que está conduciendo o se preocupan por, por lo que los dejó fuera para la simplicidad.

---

Sólo hice una simulación para asegurarme de que no era un completo idiota:

Eso incluye un \$60\:\Omega\$ a \$100\:\Omega\$ impedancia de la fuente, que es probable para cualquier unidad de pin MCU, y también \$10\:\Omega\$ resistencias de emisor para los BJTs conductores. (Pero una luz muy \$10\:\text{k}\Omega\$ carga, ya que por ahora sólo estoy dándole una vuelta).

Answer 3

En primer lugar, hay que tener en cuenta que este circuito nunca va a funcionar excepcionalmente bien tal y como está. Es decir, sin añadir semiconductores. Intentaré ajustarlo un poco más abajo, pero sería mucho más fácil utilizar cualquiera de las arquitecturas totalmente simétricas para conseguir una simetría inherente. Este circuito tiene asimetría debido a que Q1 y Q2 no tienen dispositivos complementarios con los que trabajar.

La simulación no se ha configurado correctamente. Tanto el Offset como el Ampltiude de V1 deberían estar ajustados a 3.3/2 . Sí, esas fórmulas se pueden utilizar.

simular este circuito - Esquema creado con CircuitLab

Veamos sus corrientes de base (paso de tiempo=10ns), con V(IN) y V(OUT) debajo de ellas para referencia de tiempo:

Q3 nunca se apaga completamente - tiene alrededor de 3uA fluyendo a través de la base en el estado de apagado. Q4 sí se apaga completamente. Pero este no es el problema.

Observemos entonces cómo se accionan esos transistores. Vamos a acelerar la onda cuadrada un poco, y barrer R3 de 400ohm a 10kohm:

simular este circuito

A 200kHz, R3 por encima de unos 5kohm hace que el circuito sea demasiado lento para conmutar. Eso es porque Q2 es conducido profundamente en la saturación. Así que, para acelerar las cosas, generalmente R3 tiene que ser más bajo. Cuanto más bajo sea el valor, más rápido se apaga Q2, pero también más lento se enciende. La asimetría crece cuanto más profundo es la saturación de Q2. Cuando Q2 opera en una saturación muy ligera, los tiempos de encendido y apagado se vuelven casi iguales. Justo por debajo de R3 de 500 ohmios, el encendido y el apagado de Q2 se vuelven igualmente rápidos a unos 600ns.

Ahora podemos ver si la retroalimentación negativa puede hacer que las cosas sean menos sensibles. Pongamos R3 a 1kohm, y añadamos una resistencia de degeneración del emisor.

simular este circuito

Podemos ver que para R3=1k, R8=120 da un grado razonable de simetría sin cambiar nada más. Para R3=600, R8=40 es el valor límite:

También podemos comprobar la sensibilidad a la beta de Q2: es insignificante en el rango de beta=50 a 150.

Añadamos ahora un condensador de bypass a la resistencia de entrada R2 de Q2:

simular este circuito

La relación es no monótona El retardo mínimo del flanco descendente es para C1=100pF. Los valores más bajos o más altos dan retrasos más altos. Ahora estamos sólidamente en el territorio de retardo de propagación de 0,3-0,5us.

Ahora podemos mejorar la simetría dejando que Q4 se encienda más rápido, bajando R6.

simular este circuito

La mejor simetría de retardo de propagación es alrededor de R6=50k. Ahora podemos ver si el valor de R5 también se puede mejorar.

Escojamos R6=10k para el flanco descendente más rápido, y seleccionemos R5 para un retardo del flanco ascendente igual:

Se consigue una simetría razonable con R6=10k, R5=20k. Observamos que con valores más bajos de R5/R6, hay un poco de pedestal elevado antes del flanco de subida. Podríamos deshacernos de él ralentizando un poco las cosas.

También podemos evaluar el rendimiento ante la variación de la carga capacitiva, como se espera en un modelo más realista:

simular este circuito

El comportamiento es razonable en un rango de capacitancias de carga:

Ahora podemos adivinar que R1 también necesitará un condensador de aceleración. Debido a las escalas de tiempo involucradas, necesitamos bajar el paso de tiempo de la simulación a 4ns para evitar artefactos numéricos.

El circuito optimizado tiene el siguiente aspecto:

simular este circuito

El retardo de propagación es inferior a 0,1us, y es bastante simétrico:

El rendimiento es bastante aceptable a 100kHz, y debería ser adecuado para el funcionamiento a 10kHz. El retardo de propagación de subida/bajada variará hasta 50ns debido al desajuste beta de Q3/Q4. 50ns sobre 100us es aproximadamente un 0,05% de error de ciclo de trabajo debido al desajuste, y es relativamente estable por lo demás, así que para cualquier selección particular de componentes, es un término de error constante.

La resistencia de la carga puede ir un poco por debajo de 1kohm, pero no mucho:

A continuación se muestran los distintos pasos de optimización:

Answer 4

Aquí hay una versión que utiliza un controlador dual Sziklai ( simúlelo aquí ):

Este diseño permite obtener toda la gama de ciclos de trabajo y proporcionar un fuerte accionamiento de +/-12V.

Cómo funciona: los emisores del par de preconductores están polarizados a 3,3V/2. Cuando la entrada oscila por encima y por debajo de ese umbral en +/- Vbe, se activa el transistor superior o el inferior. Por lo tanto, el requisito de la señal de entrada es de 3,3V/2 +/- Vbe, o de unos 2,25V / 1,05V.

El tapón de 100pf proporciona algo de retroalimentación negativa para controlar la velocidad de giro. La resistencia de 100k proporciona algo de histéresis.

[Una breve posdata. La señal piloto del cargador de nivel 2 es 1kHz, 10-90% ciclo de trabajo . Diseñar en consecuencia].