Estoy intentando crear una biblioteca de componentes en VHDL. Tengo muchos archivos fuente .vhd con diferentes componentes. Idealmente me gustaría ser capaz de instanciarlos en un diseño utilizando el mismo método que una biblioteca estándar.(o similar)
ejemplo:
library my_lib;
use my_lib.something.all;
Y construir un diseño utilizando estos componentes estructuralmente. Idealmente me gustaría mantener estos como archivos separados porque hay archivos de símbolos personalizados (bds) asociados.
Los símbolos sólo importan cuando se utiliza Active-HDL (10.1). ¡Sería genial poder extraer estos archivos y utilizarlos en el archivo de diagrama de bloques!
Estaría usando Aldec Active-HDL(10.1), Xilinx Vivado(2014.2), y Altera Quartus (9.1 web).
Cualquier ayuda será muy apreciada.