Esto está relacionado con esta pregunta: ¿Cómo es el diseño de mi oscilador de cristal?
Estoy tratando de diseñar un cristal de 12MHz para un micro controlador. He estado leyendo varias recomendaciones específicas para cristales, así como para el diseño de alta frecuencia.
En su mayor parte, parecen estar de acuerdo en algunas cosas:
- Mantenga los rastros tan cortos como sea posible.
- Mantenga los pares de trazos diferenciales tan cerca de la misma longitud como sea posible.
- Aísla el cristal de cualquier otra cosa.
- Utilice planos de tierra debajo del cristal.
- Evite las vías para las líneas de señal.
- Evite las curvas en ángulo recto en los trazados
Aquí está la disposición de lo que actualmente tengo para mi cristal:
El rojo representa el cobre superior de la PCB y el azul es la capa inferior de la PCB (es un diseño de 2 capas). La rejilla es de 0,25 mm. Hay un plano de tierra completo debajo del cristal (capa azul), y rodeando el cristal hay una tierra atada al plano de tierra inferior usando varias vías. La traza que se conecta al pin junto a los pines del reloj es para el reset externo del uC. Debe mantenerse a ~5V, y el reset se activa cuando se pone en cortocircuito a tierra.
Todavía tengo algunas preguntas:
- He visto algunas disposiciones recomendadas que colocan los condensadores de carga más cerca del CI y otras que los colocan en el lado más alejado. ¿Qué diferencias puedo esperar entre ambas y cuál es la recomendada (si es que hay alguna)?
- ¿Debería quitar el plano de tierra de debajo de las trazas de señal? Parece que esa sería la mejor manera de reducir la capacitancia parásita en las líneas de señal.
- ¿Recomendarías trazos más gruesos o más finos? Actualmente tengo trazas de 10 milímetros.
- ¿Cuándo debo juntar las dos señales de reloj? He visto recomendaciones en las que las dos líneas se dirigen esencialmente la una hacia la otra antes de dirigirse al uC, y otras en las que se mantienen separadas y se juntan lentamente como tengo actualmente.
¿Esta es una buena disposición? ¿Cómo se podría mejorar?
Fuentes que he leído hasta ahora (espero que esto cubra la mayoría, puede que me falten algunas):
- Recomendaciones de TI para las directrices de diseño de alta velocidad
- Consideraciones sobre el diseño del hardware del AVR de Atmel
- Las mejores prácticas de Atmel para el diseño de PCB de los osciladores
editar:
Gracias por sus sugerencias. He hecho los siguientes cambios en mi diseño:
- La capa inferior debajo del uC se utiliza como plano de alimentación de 5V y la capa superior es un plano de tierra local. El plano de tierra tiene una única vía hacia el plano de tierra global (capa inferior) donde los 5V se unen a la fuente, y hay un condensador cerámico de 4,7uF entre los dos. El enrutamiento de la tierra y la energía es mucho más fácil.
- He quitado los elementos de tierra superiores directamente debajo del cristal para evitar un cortocircuito en la carcasa del cristal.
- @RussellMcMahon, no estoy seguro de a qué te refieres exactamente con minimizar el área del bucle. He subido un diseño revisado en el que junto los cables del cristal antes de enviarlos al uC. ¿Es esto lo que quieres decir?
- No estoy del todo seguro de cómo puedo completar el bucle de mi anillo de guardia alrededor del cristal (ahora mismo tiene una especie de forma de gancho). ¿Debería pasar dos vías para conectar los extremos (aislados de la tierra global), eliminar el anillo parcial, o simplemente dejarlo como está?
- ¿Debo quitar la tierra global de debajo del cristal/tapa?