Estaba revisando la hoja de datos de Micron SPI Flash. El diagrama de temporización tiene tCHSL : tiempo de retención de S# no activo (relativo a CLK)
¿Qué es esto exactamente? Según el diagrama de temporización, se mide entre el flanco de subida del reloj y el paso de S# de alto a bajo.
Pero esto nunca sucede. El reloj está "apagado" cuando S# está alto.
Figura 3 en "Características de la CA" en el siguiente enlace -
www.micron.com/.../{0F7AD04B-73A4-45FA-A2A0-B19F77B3A42B}
Los buses SPI se comparten frecuentemente con múltiples dispositivos. Así que el reloj podría estar funcionando mientras el dispositivo A está deseleccionado, porque otro dispositivo B está seleccionado.
La restricción de tiempo tCHSL descrita es el tiempo que S# debe mantenerse alto después de un flanco de reloj ascendente. Esto puede ocurrir si los dispositivos se conmutan rápidamente. Si esta restricción se rompe, el dispositivo A podría comportarse como si el último flanco de reloj del dispositivo B se dirigiera hacia él mismo o, en general, experimentar una indefinición. Es un caso bastante improbable y la mayoría de las hojas de datos tendrán sólo una restricción de tiempo de configuración requerida de S# bajo a CLK ascendente en su lugar con la suposición implícita de que este caso de borde es evitado por el propio protocolo SPI a través de un tiempo de retención adecuado de S# tCHSH después del último flanco de reloj del dispositivo B.
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
