Estoy intentando construir un ADC flash de 3 bits 0-5V usando dos op amps TL074 quad y un codificador de prioridad activa-baja 74LS148.
El circuito es bastante sencillo. Se conectan 8 resistencias de 100K en serie entre 0V y +5V, con cada nodo intermedio conectado a la entrada inversora de uno de los 7 op amps, proporcionando 7 tensiones de referencia para los comparadores, repartidas equitativamente entre los raíles de alimentación. La entrada está conectada a las entradas no inversoras de los 7 op amps. Los op amps también se alimentan de los 0V y +5V. La salida de cada amplificador operacional se sitúa en torno a +1,4V hasta que la entrada supera su respectiva tensión de referencia, momento en el que sube a unos +3,6V.
Mi idea era que estos podrían manejar directamente las entradas del 74LS148 (1 - 7, en orden inverso, con la entrada 0 conectada a tierra). Si interpreto los voltajes a mano según la tabla de funciones del 74LS148, debería obtener la salida (activa-alta) que quiero. Sin embargo, parece que las entradas de los op amps son siempre que se ven como altos, incluso cuando están en el estado bajo de +1.4V. (Veo fallos ocasionales en los que las salidas saltan a un estado distinto de todos los altos).
¿Es ese +1,4V simplemente superior o demasiado cercano al umbral lógico de la familia 74LS? La investigación sugiere que no, pero tal vez leí algo mal? O, ¿acaso los pines de salida del TL07x son incapaces de absorber suficiente corriente para conducir las entradas del 74LS a nivel bajo? ¿O es otra cosa?
Tenga en cuenta que también tengo suministros de -12V y +12V disponibles en este circuito, en caso de que los rieles de suministro del amplificador óptico necesiten ser cambiados.
