Cómo agregar una cantidad controlada de jitter para una señal

Question

De fondo

Estoy desarrollando un reloj digital y la recuperación de los datos del circuito y ahora estoy recibiendo en la fase de evaluación, centrándose en la prueba de los límites del diseño y la búsqueda de posibles fortalezas y debilidades. Una medida importante de este diseño en particular es la tolerancia a la fluctuación en el asincrónica de la señal de entrada. Para evaluar este indicador, tengo una prueba de configuración en la mente de la siguiente manera.

^{simular este circuito – Esquema creado mediante CircuitLab}

Problema

Para asegurarse de que los resultados de las pruebas son significativas, es deseable que la fluctuación de tener estas características:

• Aleatorio o pseudo-aleatorios
• Distribución de gauss
• La desviación estándar del ruido es parametrizada y puede ser barridos de CONTROL de vibración por encima)

Esto no parece una cosa fácil de lograr. Hay forma relativamente sencilla para inyectar una cantidad controlada de jitter en una configuración de prueba?

---

Lo que tengo hasta ahora

He pensado un poco y la investigación, y tengo dos posibles formas de implementar esto en hardware.

1. Si el circuito de prueba de la transmisión de reloj es significativamente mayor que el DUT, la salida puede ser muestreado. Entonces, muestreos extra puede ser añadido o eliminado de la salida para inyectar una cantidad discreta de jitter. Esta fluctuación no ser perfectamente gaussiana debido a que el ruido de cuantificación. Pero si el circuito de prueba de la corrección de la tasa de transmisión de datos es lo suficientemente alta, este problema puede ser mitigado.
2. La configuración de prueba por Kubicek et al. (abajo) utiliza una transmisión óptica con un atenuador variable para lograr el efecto deseado. No es en absoluto evidente para mí por qué esto habría de lograr que el anterior, pero con un analizador de espectro debe ser capaz de determinar si funciona como se pretende.

Entiendo que mi pregunta omite muchos detalles sobre el diseño y la configuración de prueba. Esto es intencional, ya que quiero mantener esto como conceptual y general como sea posible. Quiero evitar que esto se convierta en un diseño específico de post en favor de la creación de un puesto de permanente valor de referencia.

Answer 1

Una respuesta obvia es el uso de un generador de señal digital para agregar una cantidad controlada de ruido a la entrada de control entrada de un VCO.

Tenga en cuenta que esta señal de ruido representará una instantánea de la frecuencia de error, en lugar de que el error de fase que normalmente se asocia con jitter, para integrar/diferenciar apropiadamente.

Usted muestra un circuito separado la adición de jitter para "limpiar" una señal proveniente de una prueba de generador. El VCO puede ser parte de un PLL en ese circuito. El PLL se mantenga el promedio de la frecuencia de salida de la misma como la frecuencia de entrada, sino que tendrá un efecto mínimo en el agregado de jitter tan larga como su bucle de retroalimentación tiene un mínimo aumento en la variación de la frecuencia.

Si usted tiene la intención de generar más de una fracción de una unidad de intervalo de pico-a-pico de jitter, se necesita de una elástica de la tienda (FIFO) de algún tipo para mantener los datos de prueba. Podría ser más fácil usar el jitter de reloj para generar los datos en el primer lugar.

Answer 2

La configuración de prueba por Kubicek et al. utiliza una transmisión óptica con un atenuador variable para lograr el efecto deseado. No es en absoluto evidente para mí por qué esto habría de alcanzar el anterior

Su implícita la pregunta es, "¿qué está pasando en la figura 5 para crear controlado aleatorio de jitter?".

En primer lugar, darse cuenta de que cada óptico receptor introduce ruido de la señal recibida. Este ruido es bastante precisión como modelo gaussiano aleatorio de ruido actual. El receptor de los trans-impedancia del amplificador (TIA) etapa naturalmente convierte el ruido de la corriente a voltaje de ruido. El fotodiodo/TIA salida es una señal analógica proporcional a la óptica de la señal de entrada, más el añadido de ruido que acabamos de hablar.

Lo que se esconde en el dibujo es un limitting amplificador para obtener digital de lógica de los niveles de la TIA de salida. Supongo que esto que está sucediendo en el fan-out de búfer en el circuito dibujado. Cuando se aplica un limitting amplificador a un ruidoso de entrada, el ruido será convertida a la fluctuación, ya que no hay variación en qué momento los flancos ascendente y descendente cruzar el umbral de decisión. Con este calendario de variación es de jitter, y es proportioanl para el ruido en la entrada e inversamente proporcional a la inclinación de los bordes (dV/dt).

Como aumentar la atenuación óptica, reducir dV/dt, pero no reducir el ruido, por lo que aumentar el jitter.

Sobre el VCO solución

FM ing su fuente de sincronización (como se sugiere por Dave respuesta) no es probable que produzca ruido aleatorio gaussiano como usted lo solicitó en su pregunta. Ciertamente no el ruido aleatorio que no guardan relación de borde a borde (random jitter o "RJ"), que parece ser lo que está después, y lo que se obtiene de la Kubicek circuito.

Este es un buen método para obtener la frecuencia de barrido sinusoidal de jitter (SJ), que es otra de las especificaciones que usted necesita preocuparse cuando la caracterización de un CDR. De hecho, es mucho más común en mi experiencia a las especificaciones de CDR por su tolerancia para una sola frecuencia sinusoidal de jitter que por su tolerancia a la no correlación aleatoria gaussiana de jitter.

Answer 3

Una cosa que usted puede hacer es implementar una versión del circuito de retardo que se utiliza en la DLL. Esto es típicamente una corriente de hambre inversor de la cadena. Usted necesita a degenerar el suministro de corriente de los carriles en el dispositivo y la fuente de corriente de salida del dispositivo (por simetría de subida/caída) y tienen una reconstrucción del inversor (w/o de la corriente de hambre ) en la salida.

Esto también podría emular la fuente más común de la Fluctuación en las fuentes (parcial ferrocarril colapso y el ser modulada a la salida a través de la G_m de los transistores.

^{simular este circuito – Esquema creado mediante CircuitLab}

El voltaje de corriente controlada fuentes puede ser simplemente PMOS y NMOS transistores, pero en un tablero que usted tiene otras opciones. Puede cambiar el número de etapas para aumentar el control de la demora de voltaje.

Para contradecir a mí mismo, también puede controlar el superior de suministro mientras se mantenga el número de etapas de retardo para un número par (de ser inversores que alternativamente va a retrasar la subida y, a continuación, el flanco de bajada). Entonces usted necesita para tener dos reconstrucción de los inversores en la salida.

^{simular este circuito}

Sin embargo, existe una manera más sencilla, si usted sólo quiere inyectar ruido en los bordes.

^{simular este circuito}