Recientemente, he estado llevando a cabo algunos diseños de nivel principiante a moderado, desde el inicio hasta la codificación HDL en verilog. He pensado que el diseño basado en FSM, ya sea Mealy o Moore es el única opción. Sin embargo, al traducir el diseño en verilog HDL, tuve muchos problemas. Muchas veces, el diseño no funcionaba como debía debido a problemas de sincronización. Además, me costó un buen esfuerzo de mecanografía.
A diferencia de este enfoque, me llevó bastante menos tiempo y esfuerzo seguir un enfoque sin estado para los mismos diseños, y , produjo resultados. Pero tal vez esto podría ser porque mis diseños no son demasiado grandes en esta etapa.
Entonces, ¿cómo se decide si se utiliza un modelo FSM basado en estados o un modelo sin estados en el diseño?
¿Existe algún patrón al seguir algún enfoque? ¿O tal vez algún grupo específico de problemas que deban resolverse únicamente con un enfoque basado en el estado?
Por diseño sin estado, me refiero a la creación / conexión de módulos ya diseñados, junto con algo más de lógica nueva. No se trata de una modelización estructural, sino de una combinación de modelización estructural y de comportamiento.
No estoy preguntando sobre los pros y los contras de Mealy vs Moore.
Gracias