Leí en alguna parte que un código VHDL incorrecto puede provocar daños en FPGA.
¿Es posible dañar una FPGA con código VHDL? ¿Qué tipo de condiciones causarían esto y cuáles son los peores escenarios?
Respuesta
¿Demasiados anuncios?
Dan Mills
Puntos
381
La configuración incorrecta de un bloque de pines de entrada como salidas podría hacerlo si cualquier otra cosa que los impulse es lo suficientemente rígida.
No sé si configurar algunos pines para LVDS o uno de los estándares LVCMOS mientras el banco de E/S se alimenta de un voltaje demasiado alto (alimentación de 3.3V con un estándar de IO de 1.8V, por ejemplo, o lo contrario en una entrada) lo haría.
Obviamente, los problemas térmicos pueden ser una posibilidad haciendo algo tonto como instanciar muchos, muchos, osciladores de anillo.
