Sus observaciones son todo correcto sobre las diferencias de medición entre la "Puerta" y el "Buffer" de la serie 74LS TTL, incluyendo la discrepancia en una línea de la página Wiki que llevó a tu buena pregunta. Es debería haber dicho Los búferes digitales pueden conducir más **corriente que sus equivalentes "estándar".
En TTL esto se hace por diseño usando valores de resistencia para definirlo. En CMOS, se hace por diseño para la ganancia de transconductancia, \$g_m\$ cuya inversa es RdsOn . En algunos libros de aplicaciones se muestra una curva típica de Ron frente a Vdd o en la hoja de datos como valores garantizados para el caso nominal y el peor (mínimo o máximo). \$V_{ol} @ I_{ol} , V_{oh} @ I_{oh}\$ donde Ron es la relación incremental de V/I, por ejemplo, (Vdd-Voh)/Ioh con nom. a temperatura ambiente y Vdd y el peor caso sobre la temperatura de funcionamiento a menudo clasificado en Vdd-10% como 4,5V.
En el momento de dar esta respuesta, la página Wiki de Lógica digital también cometió un error similar al que usted descubrió.
También se denomina ganancia de unidad buffer porque proporciona una ganancia de 1 lo que significa que proporciona como máximo la misma tensión que la de entrada, sirviendo sin amplificación función.
El lector prudente observará el uso contradictorio de "ganancia" en esta página de la Wiki.
Dado que la lógica es en realidad un circuito ANALÓGICO no lineal, hay ganancia de voltaje y de corriente en la zona gris entre los niveles lógicos (>10 tanto para V como para I) , sin embargo NO hay ganancia de voltaje incremental en los niveles lógicos válidos. Mientras que TTL tiene una ganancia de corriente estándar o "fanout" de 10 , " topes " tienen más impulso de corriente dependiendo de qué IC de búfer se puede elegir . ( 4mA, 16, 32 o incluso 50mA para algunos)
"Ganancia unitaria" es un término erróneo y simplemente significa que los niveles lógicos son idénticos para la entrada y la salida cuando se cargan a los umbrales de "inmunidad segura".
El umbral real para TODAS las familias TTL, incluyendo las entradas CMOS (compatibles con TTL) del 74HCT, es de 1,3V+/- 0,1V típicos para dos caídas de diodo Vbe. Cuando se examina cada familia de 74xx a 74Lxx a 74LSxx a 74Fxx a 74Sxx se verá cómo cada "diseño de entrada" es diferente, sin embargo, tiene el mismo circuito equivalente de 2 gotas de diodo con corrientes de polarización que requieren más para un "0" que un "1" porque los conductores de emisor común NPN saturados funcionan a la velocidad máxima con más corriente para un "0" y para el "1" utilizan seguidores de emisor NPN con alguna caída de 2V de Vcc por debajo de la cual conducen más corriente pero por encima, que son fijos.
- En algunos casos, donde el ruido es realmente malo y el margen de diseño puede mejorar, añadiendo algún pull-up R que da un swing de voltaje de salida completo a Vcc, para señales de cableado largo, pero rara vez es necesario. Cuando la diafonía es excesiva, el diseñador debe evitar los cables de señal fuertemente agrupados o las largas trazas paralelas cercanas debido a la capacitancia de acoplamiento de ~1pF/cm.
Por lo tanto, es correcto decir que tiene ganancia de corriente, pero la ganancia incremental de los niveles de tensión de entrada cae a cero en el niveles de tensión lógica binaria válidos , pero entonces la ganancia de corriente absoluta es fija, es decir, Ioh/Ilh e Iol/Iil.
La velocidad viene determinada por la carga de capacitancia nominal (por ejemplo, 15 pF) y las corrientes de accionamiento con BJT de tipo estándar o Schottky, junto con la corriente de accionamiento controlada por resistencia y su potencia nominal asociada.
