¿Por qué las memorias NAND y NOR se denominan con los términos NAND y NOR?

Question

¿La denominación de las dos arquitecturas flash está relacionada con las diferencias entre los dos tipos de puertas lógicas? Si es así, ¿cómo?

¿Por qué esta diferencia se aplica también a las diferentes configuraciones o disposiciones de DRAM o SRAM?

(Esta pregunta no se refiere al rendimiento de R/W ni a las diferencias de uso entre NAND y NOR flash, que ya se ha planteado aquí: ¿Cuáles son las diferencias entre las memorias NAND y NOR? )

Answer 1

Porque están conectadas como una puerta NAND o NOR. (Véase esta pregunta para las puertas NAND/NOR clásicas de CMOS. Aquí la lógica es sólo NMOS 'pull-down', no CMOS)

Para leer la flash NAND, cada transistor se enciende en la célula excepto el que se está leyendo. Debido a que está conectado como una puerta NAND, donde si cada señal es AND'ed se obtiene un bajo, si usted ve un bajo en la línea de bits, entonces usted sabe que la celda de memoria se estableció.

Answer 2

La flash NAND tiene grupos de transistores flash en serie, como una puerta NAND. Esto ahorra algo de área de la matriz, ya que se pueden conectar fuente -> drenaje sin necesidad de contactos o metal. La flash NOR tiene los transistores flash en paralelo.

No voy a entrar en la mecánica de las lecturas a menos que quieras que lo haga, pero el resultado es que la flash NOR está diseñada para ser de acceso aleatorio, lo que significa que cualquier dirección puede ser leída con el mismo tiempo de acceso. La flash NAND está diseñada para ser leída en bloques.

La razón por la que esto no se aplica a la DRAM y la SRAM es que las RAM siempre están diseñadas para ser de acceso aleatorio. (De ahí el nombre, supongo.) El tiempo de acceso es más importante para la memoria principal que para el almacenamiento no volátil. (No estoy seguro de que se pueda hacer una DRAM o SRAM al estilo NAND. ¿Cómo funcionaría un diseño así con transistores de puerta no flotante?)