Implementaciones legibles y educativas de una CPU en un HDL

Question

¿Puede recomendar una implementación legible y educativa de una CPU en VHDL o Verilog? Preferiblemente algo bien documentado.

PD: Sé que puedo mirar `` , pero estoy específicamente interesado en cosas que la gente realmente ha mirado y encontrado interesantes.

P.S.2. Lo siento por las etiquetas desagradables, pero como nuevo usuario no puedo crear otras nuevas

Answer 1

Puede disfrutar de una serie de artículos que escribí sobre esto hace mucho tiempo para la revista Circuit Cellar, Construyendo un sistema RISC en una FPGA.

¡Feliz hackeo!

Answer 2

Consigue este libro, tengo la primera edición. Hace unos años implementé su CPU en un pequeño FPGA Flex 10K10 en una PCB que diseñé, con un par de pulsadores y una sola pantalla de 7 segmentos para ingresar datos y mostrar los resultados.