Puedo usar diferencial de terminales de e/S de la FPGA de alta velocidad comparador?

Question

De alta velocidad de los comparadores son bastante caros y la velocidad es lo que los FPGAs son muy buenos. Por otro lado, los FPGAs (en mi caso: XC3S400) ha vinculado diferencial de pines en cada uno de los bancos que sus voltajes son comparados ( Al menos yo así lo creo !). También tienen Vref para una sola terminación de normas que puede actuar como un comparador.

Quiero saber si puedo usar esos diferencial de e/S par de pines como un comparador -y si es así, ¿cómo debo hacerlo ( debo conectar un vref y el uso de una sola terminación normas o simplemente conecte los dos voltajes diferenciales de terminales de e/S ?)

EDICIÓN: lo he probado y funciona excelente !!!

Answer 1

Sí, sí puede. Hay algunas aplicaciones de notas con los pares diferenciales dentro de un FPGA como un bajo costo de ADC.

Hay un muy buen documento que describe este que usted puede utilizar para su diseño:

Análisis sobre la Implementación Digital de Sigma-Delta de ADC con Pasivo Componentes Analógicos