Implementación de un circuito generador de códigos de corrección de errores con puertas XOR

Question

Se supone que debo implementar el circuito lógico de un generador ECC. El circuito en sí tiene 8 bits de datos (D1-D8) como entradas y como salidas genera un vector de 13 bits, que es el código hamming (con los bits de paridad P0-P4) que protegen los bits de datos.

Por lo tanto, tenemos:

P1 P2 D1 P3 D2 D3 D4 P4 D5 D6 D7 D8

P1 = XOR(3 5 7 9 11)

¿Cómo podría implementar P1 en un circuito con puertas XOR para empezar?

Si introduzco las entradas 3 5 7 9 11 en una puerta XOR, ¿me dará efectivamente el resultado del bit de paridad 1 (P1)?

Este es el esquema del Generador ECC:

¡¡¡Muchas gracias!!!

Answer 1

Esta pregunta es bastante abierta, pero ECC era divertido de explicar a mis otros amigos en la universidad, así que allá vamos. En primer lugar, una corrección: Esto produce un Número de 12 bits no uno de 13 bits. Bits de datos 0-7 y bits de paridad 0-3. Tu esquema es erróneo y nunca funcionaría.

"Si introduzco las entradas 3 5 7 9 11 en una puerta XOR, ¿me dará efectivamente el resultado del bit de paridad 1 (P1)?" Sí. Esa puerta xor debe tener 5 entradas pero sí. Además no debes alimentar las salidas 3,5,7,9,11 de tu circuito a la entrada así que por favor refiérete a la ecuación como P1= D0 XOR D1 XOR D3 XOR D4 XOR D6.

Si no tienes una puerta XOR con 5 entradas, tendrás que hacer una nueva pregunta diciéndonos con qué tienes que trabajar.