"se recomienda que CLK comience a alternar antes de 150 ms... para garantizar la fiabilidad a largo plazo del dispositivo"... ¿por qué?

Question

En el Manual del Desarrollador de la Familia de Procesadores Pentium de Intel, con respecto al reloj de la CPU, dice que "se recomienda que CLK comience a alternar dentro de los 150 ms después de que VCC alcance su nivel de funcionamiento adecuado. Esta recomendación es para asegurar la fiabilidad a largo plazo del dispositivo".

Desde el punto de vista de la implementación del circuito, ¿cómo podría dañar el dispositivo el hecho de mantener el reloj bajo o alto?

Answer 1

Sin duda, el reloj hace funcionar bombas de carga dentro del chip que proporcionan tensiones de polarización para varias áreas funcionales. Sin la polarización adecuada, las corrientes de fuga son probablemente más altas de lo que los transistores están realmente diseñados para manejar a largo plazo.

Answer 2

Si la contención del bus triestado puede ocurrir, el aumento de la temperatura de la energía de disparo sería de la misma cantidad de tiempo. Parece que el reinicio de la alimentación no es suficiente.

Answer 3

No es necesario que un reloj alto o bajo afecte a la secuencia, sino que puede perderse varios ciclos de reloj inicialmente debido a la estabilización de la corriente del dispositivo, lo que degrada la disponibilidad general a largo plazo debido a un error espurio