La familia lógica más rápida ha sido y sigue siendo la ECL. Aunque en los últimos tiempos se ha pasado por alto, desarrollos como PECL y LVPECL (esencialmente ECL de supletoriedad positiva y PECL diferencial) han mantenido a esta familia en la vanguardia de la conmutación lógica. Se han eliminado las limitaciones anteriores de las fuentes múltiples y los voltajes negativos, pero con compatibilidad hacia atrás disponible en muchos casos.
Los dispositivos MC10EP08 / MC100EP08 se ajustan a sus necesidades http://www.onsemi.com/pub_link/Collateral/MC10EP08-D.PDF
No es tan bueno pero también casi cumple con sus especificaciones http://www.onsemi.com/pub_link/Collateral/MC10EL07-D.PDF
Disponible en Digikey (en stock) http://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&name=MC100EP08DTGOS-ND
En el modo PECL funcionarán de Vcc = 3,3V a 5V y Vee = 0V.
La frecuencia máxima está clasificada como > 3 GHz típica con retrasos de propogación de 250 picosegundos (!) típicos y 300 picosegundos máximos a 25C con una fluctuación ciclo a ciclo de < 1 ps.
Digikey tiene una lista de compuertas ECL.
Aunque el funcionamiento a 3 GHz es probablemente mejor dejarlo en manos de compuertas existentes como éstas, es relativamente fácil implementar compuertas de altísima velocidad por uno mismo utilizando piezas discretas con topología tipo ECL. Un buen comienzo es mirar los circuitos equivalentes de las antiguas compuertas ECL (las hojas de datos modernas suelen limitarse a dar diagramas funcionales generales sin dar pistas sobre cómo se consiguen los resultados). Las compuertas son esencialmente arreglos muy familiares de tipo par de cola larga. El rendimiento por esfuerzo y coste puede ser mucho mejor que en la mayoría de los otros enfoques.
Un excelente tutorial de TI sobre "Interfacing Between LVPECL, VML, CML, and LVDS Levels" con discusiones sobre adaptación de impedancias, líneas de transmisión, reflexiones, polarización... e incluye diagramas de cómo se consigue la funcionalidad.
http://focus.ti.com/lit/an/slla120/slla120.pdf