Simplificación del esquema CMOS para reducir el número de transistores

Question

Conozco los fundamentos en la creación de un esquema en CMOS, en el que en una(n invertida) expresión booleana, si hay un:

• NOR - NMOS debe estar en paralelo, PMOS en serie;
• NAND - NMOS en serie, PMOS en paralelo.

Recientemente, nos encargaron hacer el esquema equivalente al CMOS de una puerta XOR. Con los conocimientos que tengo arriba, se me ocurrió el esquema de abajo que tiene 12 transistores (incluyendo los inversores, que no se muestran en la figura):

Luego busqué en Google si lo que había hecho era correcto. Lo era, pero vi otros mejores con menor número de transistores.

Esto ha nueve :

He probado a simular el esquema anterior y ha funcionado.

EDIT: El tercera El esquema no funciona como XOR. ¡Gracias, Curd!

Esto ha cuatro (Aunque no estoy seguro de que funcione, no he probado a simularlo).

La pregunta es: ¿cómo se simplifica un circuito CMOS?

Answer 1

El tercero no funciona como XOR.

Mira el caso A=0, B=0:
El MOSFET superior derecho (canal p) se enciende. Esto produce 1 en la salida, lo cual es incorrecto.

Mira también el caso A=0, B=1:
El MOSFET superior izquierdo (canal p) se pone en ON, lo que hace que la fuente del MOSFET inferior derecho (canal n) sea alta.
La puerta del MOSFET inferior derecho (canal n) es alta, pero su fuente también lo es.
Sin embargo, se supone que el MOSFET de canal N sólo se utiliza como interruptor a baja.

Y para responder a tu pregunta "¿Cómo se simplifica un circuito CMOS?":

• sea creativo y compruebe que su circuito produce el valor de salida correcto en todos los casos (es decir, aquí en los 4 casos: A=0, B=0 → 0; A=1, B=0 → 1; A=0, B=1 → 1; A=1, B=1 → 0).
• Los transistores de canal N (los que no tienen burbuja en la puerta) se ponen en ON con un "1" en la puerta. Utilízalos sólo como interruptor a "0".
  Los transistores de canal P (los que tienen burbuja en la puerta) se ponen en ON con "0". Utilízalos sólo como interruptor a "1".

Answer 2

Curiosamente, una puerta XNOR resulta mucho más fácil de implementar en NMOS que en CMOS; si las señales que alimentan a una puerta XNOR no se utilizan para nada más, una puerta XNOR puede implementarse utilizando dos transistores y un pull-up pasivo. Si las señales de entrada también se utilizan para otras cosas, añadir inversores en ambas aumentaría el coste total a cuatro transistores y tres pull-ups pasivos.

Si una de las entradas estuviera disponible tanto en forma verdadera como complementaria, y ninguna de las entradas se utilizara para otros propósitos, se podría utilizar el mismo principio que el diseño NMOS para construir una puerta XOR o XNOR de cuatro transistores que pudiera conducir limpiamente a alta o baja, aunque toda la corriente generada o absorbida por la salida tendría que ser suministrada desde las entradas. Además, cuando la entrada que no estaba disponible en forma de complemento estaba en un nivel lógico intermedio, el circuito podía permitir que la corriente fluyera entre las entradas de forma verdadera y de forma de complemento de la otra señal.

Aunque el XOR de cuatro transistores no sería generalmente práctico por sí mismo, los conceptos ilustrados podrían ser útiles cuando se integran en otra lógica. Por ejemplo, un circuito para calcular (A and B) xor (C and D) podría implementarse como (A nand B) xor (C nand D) Utilizando las puertas NAND para suministrar la mayor parte del búfer de entrada necesario, el XOR sólo necesitaría un búfer para suministrar una de las entradas en forma complementada.

Answer 3

El segundo es muy inteligente. Recicla transistores de la estructura XOR para invertir A y B. Apuesto a que alguien consiguió una patente con eso. No soy precisamente un maestro de la optimización CMOS, así que quizá sea más común de lo que creo.

Funciona como tu primer esquema, excepto que T6 y T9 también se usan para invertir A. Casi puedes hacer lo mismo con T2 y T5, pero el par T4/T5 necesita tanto no-A como no-B, así que no puedes usar T5 para invertir. Por eso necesitas el NMOS extra (T1).

No estoy seguro de si existe un algoritmo sencillo para este tipo de simplificación, pero parece que podrías hacerlo con cualquier estructura que tenga pares NMOS y CMOS en serie.