Sé que el diseño de FPGA utiliza VHDL y recientemente se me ocurrió un nuevo tema relacionado con el uso de la triplicación en FPGA, pero no confío en su comprensión.
¿Cómo podemos usar la triplicación en el diseño de FPGA y cómo podemos verificar esto?
La triplicación de medios (como se indica) para hacer 3 de todo.
Se utiliza en el espacio y la seguridad es crítica, los diseños, los datos y resultados se votó; un desacuerdo en la votación tiene que ser diseñado de tal forma que el resultado erróneo de circuito se restablece. Para que esto funcione en un solo dispositivo, reconfiguración parcial en el FPGA es necesario.
La razón de esto es necesario en SRAM basado en dispositivos FPGA es que son susceptibles a un solo evento de efectos (como el SEUs), que puede cambiar de una configuración de bits de 0 a 1 o viceversa, y por lo tanto cambiar la efectiva circuito.
SEUs son causadas principalmente por la alta energía de neutrones libres y la radiación cósmica (en el espacio de las aplicaciones), aunque el plomo en SnPb de soldadura (en particular aquellos en los dispositivos BGA) también pueden emitir partículas alfa como parte del plomo es \$Pb ^{210}\$ que decae a través de \$Bi^{210}\$ y \$Po^{210}\$ a \$Pb^{206}\$ (cadena de desintegración del Uranio), que es el estado estable del plomo.
Basado en Flash dispositivos son inmunes a la configuración de los cambios de estado de neutrones libres a pesar de que puede ser susceptible a los Rayos X, y de la ruta de datos pueden ser protegidos por la paridad o la ECC.
Configuración de CRC de colación también está disponible para los dispositivos más nuevos.
La aplicación es específica del proveedor; Xilinx tiene una excelente nota de aplicación sobre el tema.
Adam Taylor tiene un cómo de la guía.
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
