En la hoja de datos para el DAC8812, no es de este diagrama en la Figura 33:
¿Cuál es el punto de dibujo en cascada invertir búferes cuando, lógicamente, es lo mismo que una sola no-inversión de buffer? Este no es el único lugar que he visto.
edit: Esto es diferente de la cuestión aquí (¿por Qué dos inversores en cascada en el multiplexor de control de los terminales de señal?) porque estoy preguntando sobre un equivalente diagrama de la lógica, no física lógico de circuitos. Y en el diagrama en cuestión, no hay ningún pick-off entre los búferes.