Tengo una pregunta acerca de PLL. El objetivo de PLL es obtener dos señales con la misma frecuencia (puede haber un cambio en fases, como yo lo entiendo). Así, en este caso, ¿por qué el uso de un detector de fase para comparar las fases, y NO sólo comparar las frecuencias?
gracias
En la mayoría de los casos, la mejor manera de saber si la frecuencia de la retroalimentación de la forma de onda, precisamente, coincide con la frecuencia de referencia de forma de onda es observar si las dos formas de onda de mantener una relación de fase fija. Si la frecuencia de la retroalimentación de la forma de onda es ligeramente mayor que el de la referencia de la onda, su etapa de jefe de la referencia de forma de onda por un aumento de la cantidad de cada ciclo. Del mismo modo, si su frecuencia es inferior a la de referencia, en su fase de retraso de cada ciclo. Si la referencia de la forma de onda es razonablemente estable, tratando de mantener un bloqueo de fase producirá un muy estable de la frecuencia de bloqueo.
Hay veces cuando el mantenimiento de un bloqueo de fase es difícil o contraproducente, como si uno necesita para generar una frecuencia estable cuyo promedio de largo plazo coincide con el de un "gorjeos" de referencia. En ese caso, el hecho de que la frecuencia de bucle enganchado no seguimiento de la frecuencia de referencia tan firmemente como un lazo fase-bloqueado no sería una desventaja, ya que el propósito de todo el ciclo, en ese caso sería para evitar que los gorjeos de la referencia pasa a la salida. En general, sin embargo, la contracción de la respuesta de fase de los bucles de enganche es preferible a la más floja respuesta de frecuencia de los bucles de enganche.
Desde un ángulo teórico, la frecuencia es el tiempo derivado de la fase. De manera equivalente, es la fase de la integral en el tiempo de la frecuencia. Así que, cuando una fase detector se utiliza para el control de la frecuencia a través de un VCO, hay una integración de todo el bucle. O, en términos generales, a un filtrado paso-bajo efecto.
Como supercat puntos, la ventaja obtenida es el rechazo de la "gorjeos" o incluso problemas en la referencia.
Hace muchos años, con un recién acuñadas ABEJA, he utilizado un PLL para resolver un problema donde los fallos en el plano posterior del reloj, debido a que, por ejemplo, conectar en caliente de tarjetas, (esta era digital loop carrier), causado especialmente sensibles a la tarjeta de "bloqueo", del abandono de la llamada activa en el progreso. El PLL rechazó los problemas técnicos, la producción de un reloj estable de la tarjeta de línea, que, en promedio, fue de frecuencia fija en el plano posterior del reloj.
Creo que la razón principal es que la fase se puede medir de forma instantánea en casi cero el tiempo, mientras que la frecuencia como en el Tipo II fase detectores integrados en muchos de PLL, las bibliotecas y los PLL chips se requiere de al menos un ciclo de reloj. y si el uso de los datos, la frecuencia de la señal puede no ser fácil de extraer. También la presencia de problemas técnicos de las causas de los errores.
La realidad es que F detectar da más rápido tiempo de captura debido a la falta de retroalimentación positiva cuando un ciclo se pasa a convertirse en la retroalimentación positiva para el Tipo I de la fase de detectores como exclusiva O puertas o diodo o transistor multiplicador de la fase de mezcladores. pero estos son más inmunes a las interferencias y a ignorar falso transiciones.
Borde de detectores sensibles ser que la fase o el conteo de ciclo o frecuencia de detectar no son inmunes a las interferencias y no es un buen partido para ruidosos señales de entrada, pero muy útil para el escalado de frecuencia PLL con un amplio rango de frecuencia de entrada de error de reloj de síntesis donde analógica o Tipo I de la fase de detectores tienen más dificultad en el ancho de captura de la gama, sin aumentar el ancho de banda y la ganancia de bucle.
Mi favorito PLL fue la captura de datos ruidosos en un TELEVISOR sin usar intervalo de borrado vertical (VBI) Los datos fue simple 4Mb/s NRZ para una línea de datos de cada campo. o 1/120a de un segundo para NTSC. El VCXO fue convertida a una señal de sierra y los datos de transmisión analógica donde el ruido podría estar presente. La información fue filtrada a ser planteadas coseno para eliminar la ISI y diferenciado el producto de un tiro de pulsos que sería una muestra de la fase de la señal de sierra y, a continuación, mantenga hasta que el siguiente bit de transición. Era lo suficientemente estable como para permanecer en sincronización de campo a campo, pero podría corregir error de fase dentro del 1%. Lo hemos utilizado para cíclicamente de la emisión executeable juegos para TRS-80 VIC-20 en la década DE los 80 por lo que parecía ser un camino 2 módem que era sólo un servidor de envío de todos los juegos para ser seleccionado rápidamente( pequeños archivos de nuevo a continuación)
La Fase de la señal del detector en el uso de S&H circuito siempre produce una señal de error que es el duplicado de la señal que se muestrea... en mi caso una fuerte señal de sierra. En cero el error de fase. los datos de los bordes alineados con la mitad de los dientes de sierra.
Desde el punto de vista matemático fase de detectores de no comparar las fases de las señales. Generalmente la fase de detectores de producir funciones no lineales (por ejemplo, el pecado, diente de sierra, montón de pulsos) que en algunos aproximación sólo depende de la diferencia de fase entre dos señales. Complicada dinámica no lineal del sistema de orificio (VCO + en la fase detector + filtro) fuerzas de enganche de fase bucle para sincronizar la frecuencia del VCO a la frecuencia de entrada. Diferentes modificación de Pll se utilizan para mejorar las características de rendimiento (Hold-in, pull-in, y de bloqueo en los rangos de PLL circuitos basados en: matemática rigurosa definiciones y limitaciones de la teoría clásica.) para sincronizar las frecuencias más rápido y más robusto. Uno de los más populares detectores de fase es la Fase de Frequecny Detector (PFD) está diseñado para utilizar la diferencia de frecuencia de las señales para mejorar estas características. Buen matemático resumen de analógico PLL modelos se da en la Fase de bucle enganchado en: modelos no lineales y las limitaciones de la teoría clásica
I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.
