Utilizando sólo la capacitancia parásita de MCU circuitos osciladores

Question

He incluido un diagrama típico de Pierce circuito oscilador tomado de SAN Nota de Aplicación AN2867:

La nota sugiere que C_L1 y C_L2 debe ser elegido tal que la siguiente ecuación se tiene:

Desde C_L1 y C_L2 son normalmente iguales, esta ecuación puede ser reescrita para resolver por su valor: C_Lx = 2(C_L-C_S).

Como regla general, la capacitancia parásita que se toma generalmente para ser 2pF - 5pF, aunque he visto una hoja de datos sugieren 10pF como una estimación aproximada.

La pregunta: Por la elección de un oscilador con una baja capacitancia de la carga C_L, por ejemplo, igual a la espera de la capacitancia parásita, C_Lx va a cero. Hay algún problema con la elección de un oscilador con una pequeña capacitancia de la carga y la eliminación de la necesidad de los dos condensadores C_L1 y C_L2 a partir de un diseño en función únicamente de la capacitancia parásita?

Answer 1

El ESD diodos son parte de la capacitancia parásita. Estos, al ser instalado en el silicio SUSTRATO, inyecte toda la MCU basura en el XTAL de almacenamiento de energía del bucle.

Usted tendrá menor jitter (phasenoise) si el ESD diodos están inundados externos de los condensadores. El oscilador de acumular la energía almacenada hasta que el ciclo por ciclo pérdidas equivalentes al ciclo por ciclo recién inyección de energía.

Nota: tiene la misma resonancia de corriente que circulan en ambos condensadores de la red PI. Esta puede ser una razón para que el Cinput (OSCin, CL1) ser considerablemente menor, por lo que el voltaje a través de Cinput es bastante GRANDE. Por supuesto, las pequeñas tapas son más vulnerables a la MCU basura se inyecta a través de la ESD de diodos/estructuras. Experimento con este equilibrio.

^{simular este circuito – Esquema creado mediante CircuitLab}