Cálculo de la resistencia de pulldown para la puerta de un MOSFET determinado

Question

He buscado y leído muchas preguntas similares, pero no he encontrado una respuesta específica sobre cómo calcular el valor correcto de una resistencia de pulldown para la puerta flotante de un MOSFET. Parece que todo el mundo esquiva la pregunta con un "debería funcionar" de 1K, 10K o 100K.

Si tuviera un canal N IRF510 y yo iba a ejecutar la puerta de 9V para cambiar un \$V_{DS}\$ de 24V a 500mA, ¿qué valor debo utilizar para la resistencia de pulldown de la puerta y cómo has calculado ese valor?

Answer 1

Esta es una forma cuantitativa de determinar los límites de la resistencia de terminación de puerta aceptable \$R_g\$ para los MOSFET de potencia .

Esto será una pereza ( \$L^3\$ ). Así que:

• Modelo FET muy sencillo, sólo \$C_{\text{gd}}\$ , \$C_{\text{gs}}\$ y \$R_g\$ incluido.
• Los condensadores FET se consideran únicamente lineales.
• La puerta del FET se ha bajado a la fuente a través de \$R_g\$ .
• \$V_{\text{ds}}\$ Se utilizará una tensión de forzamiento no más complicada que una rampa lineal.

La intención de un ( \$L^3\$ ) es obtener la máxima información/utilidad con el mínimo esfuerzo, utilizando un modelo lo más sencillo posible pero que tenga sentido.

El modelo es un simple divisor capacitivo con pull down resistivo. \$V_{\text{gs}}\$ se resolvió en el dominio de la frecuencia, y luego se transformó inversamente en Laplace para el dominio del tiempo.

Con este modelo se analizan tres condiciones de funcionamiento:

1. Aparece una tensión en el drenaje hacia la fuente mientras \$R_g\$ = \$\infty\$ . Esta es una condición que nunca debería ocurrir en un circuito real, pero es instructivo pensar en ello.
2. La puerta se termina con la fuente a través de \$R_g\$ con algún valor finito, mientras que cualquier cambio en \$V_{\text{ds}}\$ lento y infrecuente. Cada FET en uso pasa algún tiempo en esta condición. Por ejemplo, durante el arranque todos los FETs pasan por un periodo en el que deben estar apagados y cualquier cambio de \$V_{\text{ds}}\$ ocurre en milisegundos. Durante este tipo de funcionamiento, el FET es esencialmente un dispositivo pasivo.
3. Conmutación frecuente de tiempos cortos de subida y bajada con \$R_g\$ con un valor valor finito. La mayoría de los FETs acaban pasando mucho tiempo en esta condición.

1. La puerta no terminada: \$R_g\$ = \$\infty\$

Después de fijar \$R_g\$ = \$\infty\$ :

\$V_{\text{gs}}\$ = \$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}\$

Así que, en este caso, \$V_{\text{gs}}\$ es sólo una versión a escala de \$V_{\text{ds}}\$ y el factor de escala es el divisor capacitivo de \$C_{\text{gd}}\$ y \$C_{\text{gs}}\$ . Para el IRF510:

\$V_{\text{ds-max}}\$ = 100V
\$C_{\text{gd}}\$ = \$C_{\text{rss}}\$ = 20pF
\$C_{\text{gs}}\$ = \$C_{\text{ciss}}\$ - \$C_{\text{gd}}\$ = 135pF - 20pF = 115pF
\$V_{\text{gth-min}}\$ = 2V

Para una tensión de drenaje a fuente superior a 14V, \$V_{\text{gs}}\$ será mayor que el umbral de 2V y la pieza comenzará a conducir. No importa cómo aparezca la tensión en el drenaje, sólo que esté ahí. Es bastante obvio por qué nadie deja la puerta de un FET sin terminar.

2. FET apagado durante el arranque del sistema: \$R_g\$ = Algún valor finito

Permitir \$R_g\$ para ser un valor variable finito:

\$V_{\text{gs}}\$ = \$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)\$

\$V_{\text{dsSlp}}\$ es la pendiente o rampa lineal que fuerza la tensión (en voltios/segundo) a través del drenaje a la fuente. Si \$V_{\text{ds}}\$ sube de 0 a 25V en 2 milisegundos, \$R_g\$ deberá ser inferior a 11 MOhms para \$V_{\text{gs}}\$ para permanecer por debajo del umbral de 2V y permanecer apagado.

Estas tasas de cambio tan lentas (en el rango de 1 a 10 milisegundos) para \$V_{\text{ds}}\$ es por lo que Olin Lathrop puede decir correctamente \$R_g\$ valores de 1kOhm, 10kOhm o 100kOhm deberían funcionar. Así que, sí, para un pull down pasivo para mantener un FET apagado durante el arranque del sistema u otra aplicación de baja dV/dt raramente conmutada, casi cualquier resistencia de un kilo ohmio servirá.

¿Por qué perder el tiempo mirando esto? Si eso es todo, podemos darnos la vuelta, volver a dormir y ser felices. Pero hay mucho más, así que veamos un poco de eso a continuación.

3. \$R_g\$ Requisitos con alto dV/dt en el drenaje a la fuente -- El problema del dV/dt

Casi todos los FET acaban siendo de conmutación frecuente, entre 10KHz y 500KHz, con un tiempo de subida y bajada corto \$V_{\text{ds}}\$ transiciones. La mayoría de los FET se apagan en 20 a 100 nanosegundos, y aquí es donde la terminación de la puerta se vuelve importante. Veamos el IRF510 con \$V_{\text{ds}}\$ aumentando linealmente de 0 a 25V en 50 nano-segundos. Utilizando la ecuación de la condición 2 anterior:

\$V_{\text{gs}}\$ = \$ \text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)\$

Por lo tanto, si se introduce un valor de 270 ohmios para \$R_g\$ da \$V_{\text{gs}}\$ ~ 2V. Ese sería el valor más alto de \$R_g\$ que pueda ser utilizado sin que el FET se vuelva a encender.

\$R_g\$ mayor que este valor máximo permite que el FET se encienda poco o mucho, dependiendo del forzamiento energético \$V_{\text{ds}}\$ . El FET podría encenderse lo suficiente como para perder corriente y disipar energía, pero sin mostrar ningún efecto real en \$V_{\text{ds}}\$ o podría encenderse lo suficiente como para causar \$V_{\text{ds}}\$ a caer, lo que en las condiciones adecuadas puede provocar una oscilación.

Evidentemente, cuanto mayor sea el valor máximo o la tasa de transición de \$V_{\text{ds}}\$ menor debe ser la resistencia del circuito de la puerta.

Encontrar el valor mínimo para \$R_g\$

¿Por qué no hacer \$R_g\$ cero, o lo más pequeño posible?

Hasta ahora en este análisis, el circuito de la puerta está dominado por la resistencia, pero también hay inductancia en el circuito de la puerta. Si se minimiza la resistencia de la puerta, la inductancia de la puerta pasa a ser dominante en la dinámica del circuito, y con \$C_{\text{gs}}\$ forma un circuito resonante LC. Los circuitos LCR con Q > 1 se vuelven cada vez más anillados, lo que supone un problema para el control de la puerta del FET si se inyecta carga a través de \$C_{\text{gd}}\$ de \$V_{\text{ds}}\$ o también de la forma de onda de conmutación del accionamiento de la puerta. Por ejemplo, un circuito LCR con un Q de 2 sonará hasta aproximadamente 1,5 veces su tensión de accionamiento. Para un accionamiento de puerta con una fuente de 14 V, un Q de 2 sería suficiente para dañar la puerta de la mayoría de los FET.

Para un circuito resonante LC en serie :

Q = \$\frac {Z_o} {R}\$ y \$Z_o\$ = \$\sqrt {\frac {L} {C}}\$

Veamos un caso concreto con el IRF510. Incluyendo la inductancia de enrutamiento y del paquete, el circuito de la puerta podría tener fácilmente 11 o 12 nH de inductancia. Recordemos que el IRF510 tiene un \$C_{\text{gs}}\$ de 115pF, por lo que \$Z_o\$ sería de unos 10 ohmios. Adaptación \$R_g\$ a \$Z_o\$ daría un Q de 1, que sería el máximo Q para no sobrepasar la forma de onda del convertidor. Mínimo \$R_g\$ debe ser mayor que \$Z_o\$ .

Algunos aspectos a tener en cuenta

• \$R_g\$ es la resistencia total en serie entre la puerta y la fuente del FET. Esto incluye la resistencia de salida del driver, la resistencia en la conexión del drive a la puerta del FET, la resistencia en la estructura del FET (puerta física y paquete).
• Valores utilizables para \$R_g\$ caen en un rango, ni muy alto ni muy bajo. \$R_g\$ > \$R_{g-\max }\$ o \$R_g\$ < \$R_{g-\min }\$ puede hacer que el FET oscile.
• Todos los FETs muestran efectos de dV/dt, especialmente las piezas de tecnología más antigua.

Considere que este es el conocimiento mínimo necesario sobre la resistencia del circuito de puerta en los MOSFET.

Answer 2

1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.

Piensa en cuál es el propósito de un pulldown y cuándo es importante. Durante la operación normal, la puerta es generalmente conducida activamente en ambas direcciones. Una resistencia de pulldown no hace nada útil entonces, y una mejor no estorba.

Normalmente el propósito de un pulldown es mantener el FET apagado durante el arranque mientras el circuito de accionamiento de la puerta activa es de alta impedancia. Esto podría ocurrir, por ejemplo, si la puerta está siendo conducida directamente desde un pin del microcontrolador. Pueden pasar 10s de ms antes de que el reloj del micro comience a correr y llegue a ejecutar las instrucciones que ponen el pin en un estado de salida conocido. Eso podría ser malo si el FET sólo debe estar encendido durante unos pocos µs a la vez para evitar que algún inductor se sature, por ejemplo. En casos como ese, no sólo el FET que se enciende podría causar una corriente excesiva, sino que esa corriente excesiva podría impedir que la alimentación suba del todo, esencialmente bloqueando el circuito en modo crowbar indefinidamente.

¿Cuáles son los criterios para decidir el valor del pulldown? Por un lado, la resistencia debe ser lo suficientemente baja como para que la puerta se descargue a tiempo y pueda mantenerse en estado bajo a pesar del acoplamiento capcitivo de los transitorios de arranque. La puerta de un FET tiene una resistencia muy alta y se ve principalmente capacitiva. Incluso una gran resistencia puede llegar a descargar la capacitancia de la puerta. El factor limitante en este caso es la rapidez con la que el dispositivo puede apagarse y volver a encenderse. Sin embargo, normalmente este no es el problema. Mantener la puerta baja a pesar de los transitorios de arranque es mucho más difícil de juzgar ya que es casi imposible saber de dónde pueden venir estos transitorios y con qué fuerza se acoplarán al nodo de la puerta. Por eso se ve una gama tan amplia. Nadie sabe realmente lo que se necesita, así que se experimenta y se reduce la potencia, o más bien se elige un buen número. La idea de lo bueno varía según las personas.

En el otro extremo, no quieres que el pulldown consuma una corriente significativa que, de otro modo, iría a conducir la puerta a un nivel alto rápidamente o en absoluto. Si está utilizando un controlador de FET que puede generar 1 A durante la conmutación, los 10 mA adicionales de 1 kΩ de pulldown son prácticamente irrelevantes. Por otro lado, si la puerta está siendo conducida directamente desde un pin del micro, entonces los 5 mA extra de un pulldown de 1 kΩ podrían ser un inconveniente significativo. En ese caso, 10 kΩ sería mejor. Rara vez es necesario ir más alto que eso, pero en algunos circuitos de baja potencia donde el FET está encendido durante largos períodos de tiempo es posible que desee 100 kΩ.

Así que como dije, 1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.