Me han desconcertado acerca de esto durante años. ¿Por qué es el diseño de hardware de la industria de empujar tan duro en el uso de axi bus para la comunicación con los núcleos y los periféricos que no obtienen ningún beneficio de su uso en una FPGA?
¿Cuál es la ventaja de usar axi autobús a lo largo de una señal más eficiente de los autobuses? Incluso axi lite parece excesivo para la mayoría de las veces. Imagino que si estás cerca de la cpu de tuberías funcionando a 3 GHz que tal vez usted tiene que usar algo como eso? pero todavía tengo que encontrar un fpga de Xilinx o altera que se ejecuta ni el 10% de la tarifa y sin embargo, existe el axi autobús requisito para todos Vivado núcleos IP.
Miro Xilinx Vivado y veo axi autobús cada a donde con extraños latente contenedores más normal autobuses locales sólo a traducir de nuevo a axi autobús. No sé. Todo me parece extraño.
Como una lógica diseñador realmente no tiene una opción para seguir el axi convención cuando ya configure cada núcleo de esa manera. De lo contrario me iba a pasar todo mi tiempo de extracción de axi archivos de contenedor.
Supongo que me pregunto lo que ven en axi autobús que yo no? Se trata simplemente de una extraña conspiración para mantener a todos ocupados cableado de autobuses juntos y a vender más grande y más caro del FPGA que hacer exactamente la misma cosa?
