Reloj sesgado? ¿Bueno o malo?

Question

Entonces, he estado leyendo en el reloj sesgado. Me di cuenta de que el sesgo del reloj puede ser increíblemente útil, en el sentido de que el sesgo positivo se puede usar para acelerar el circuito al aumentar la frecuencia del reloj.
Entonces, ¿por qué se toman tantas medidas para eliminar completamente el sesgo del reloj? Me parece que tener una cantidad controlada es extremadamente beneficioso? ¿Hay efectos dañinos del sesgo del reloj?

Answer 1

Clock skew sucede cuando el reloj bordes suceden en diferentes momentos, en diferentes bloques del circuito. Esto puede ser debido a la distancia física, reloj tampones o reactancias parásitas. Sesgo puede ser positivo o negativo del reloj (anticipada o tardía), dependiendo de la señal que se toma como referencia.

Normalmente, en una red síncrona desfase de reloj puede generar errores en los datos: un ejemplo de la dinámica de las puertas, donde la salida es pre-cargado en una fase del reloj y elaborado en el otro. Sesgo puede causar la propagación de la pre-estado de carga en lugar de la derecha.

En sincrónico de la lógica, el sesgo es considerada junto con la latencia, el tiempo de instalación y el tiempo de espera de puertas y registros para determinar la máxima frecuencia de reloj que puede ser utilizado. Si sesgar no es conocido a priori, debe ser considerado como la tolerancia y la voluntad de contribuir negativamente a la velocidad del sistema.

Sesgo también puede ser usada para retrasar el reloj a un registro, proporcionando más tiempo para la lógica antes de que se registren a elaborar. Por lo tanto, un reloj más rápida puede ser utilizado aún la satisfacción de los requerimientos de la instalación y el tiempo de retención del registro.

Esta es una breve explicación y no puede ser claro, pero siempre se puede de google o wiki para obtener más detalles.

Answer 2

Se equivocó de que el reloj no funciona correctamente puede ser increíblemente útil. Sí, al establecer el derecho de sesgo puede ayudar a aumentar la frecuencia de reloj a veces, pero el efecto es más bien limitada.

Por otro lado, con un núcleo que requiere desfase de reloj para el trabajo tiene muchas desventajas. Usted no puede sintetizarlo para Fpga / Asic que no tienen un extra de PLL para generar el derecho de sesgo para usted. El cambio de la FPGA de la familia solo, probablemente requieren para estimar la cantidad de asimetría necesaria. La modificación de dicho núcleo creado por otra persona es una pesadilla.

El único caso que se me iba a tocar a sesgar la configuración es cuando tengo un diseño completo de un chip específico y no puedo conseguir la necesaria velocidad de reloj por otros medios.

Pensar de software optimización de la ilustración: se puede ir más rápido por la reescritura de su función en la asamblea, pero tiene que ser el derecho de la función (el uno en el hot loop), y se pierde en la portabilidad, la facilidad de mantenimiento y la reutilización de código. Prematuro es la optimización en la parte superior de la lista de errores de los programadores inexpertos.

Answer 3

En muchos digital de lógica de sistemas, habrá combinaciones de eventos (les llamamos X e y) que no debe ocurrir simultáneamente. El sistema se comportará de una definida de la moda si X ocurre antes de y, y se comportan de una (típicamente diferente) la función definida por Y si sucede antes de X, pero su comportamiento será indefinido si se producen simultáneamente (ya que la mayoría de los eventos de interés de tener una pequeña pero no nula cantidad de tiempo; los eventos se consideran simultáneos si alguna parte se superpone).

Si los eventos de X e y que son activadas por el reloj-generador de impulsos, es a menudo necesario para asegurarse de que el tiempo entre el pulso y la X es definitivamente mayor que el tiempo entre que el pulso y la Y, o bien definitivamente más corto. Desfase de reloj en un sistema generalmente tiene el efecto de cambiar la cantidad de tiempo entre el momento en que el generador de reloj comienza a las salidas de pulso y los tiempos cuando se producen eventos distintos. Desfase de reloj que iba a empujar los eventos más cercanos en el tiempo es malo, y puede resultar en mal funcionamiento si las veces terminan superposición. Desfase de reloj que podría aumentar la separación entre los eventos que se supone que son independientes en general es bueno, siempre que no disminuya demasiado la separación entre los otros eventos que también deben ser separadas.

Muchos sistemas tienen una variedad de interrelacionadas falta de tiempo; mientras que podría ser posible mejorar tiempo de los márgenes si uno tenía suficiente-el control preciso de la sincronización de sesgar, sería a menudo en la práctica, dado el nivel de control que es fácilmente disponible, será difícil mejorar algunas críticas de temporización de los márgenes mediante la adición de temporización de inclinación sin hacer otro igual-sincronización crítica márgenes peor. Es generalmente más fácil desde una perspectiva de la ingeniería para tratar de minimizar el sesgo de lo que sería para "optimizar", así que eso es lo implementaciones hacen generalmente.