Experimentar con resistencias de pull up/down da resultados inesperados

Question

El artículo de Wikipedia sobre resistencias de pull-up/down proporciona esta imagen:

junto con algo de texto explicativo:

... el circuito mostrado [en la imagen] usa entradas de nivel lógico de 5 V para accionar un relé. Si la entrada se deja desconectada, la resistencia pull-down R1 garantiza que la entrada se baje a un nivel lógico bajo. El dispositivo TTL 7407, un buffer de colector abierto, simplemente emite lo que recibe como entrada, pero al ser un dispositivo de colector abierto, la salida queda efectivamente desconectada cuando emite un "1". La resistencia pull-up R2 tira hacia arriba la salida hasta 12 V cuando el buffer emite un "1", proporcionando suficiente voltaje para encender completamente el MOSFET de potencia y accionar el relé.

Tenía suficientes componentes a mano para armar este circuito (en su mayoría) y estoy viendo algunos resultados inesperados cuando lo mido. Así que me gustaría describir lo que estoy viendo y hacer algunas preguntas al respecto.

En primer lugar, coloqué un chip Texas Instruments SN7407N en un protoboard y lo alimenté con una fuente de 5V. Este chip nombra el lado de entrada del buffer como A y la salida como Y.

simula este circuito – Esquemático creado usando CircuitLab

En este punto, si conecto un voltímetro al circuito en el punto A (entre A y GND), lee alrededor de 1.9V. La hoja de datos del 7407 indica que un nivel bajo debería ser de 0.8V y un nivel alto debe ser de 2V. Así que 1.9V está en algún punto intermedio e indeterminado. Dado que no he conectado nada a A, tener un valor indeterminado en este punto parece razonable.

Extrañamente, si mido el voltaje en Y, lee 1.4V.

P: Si la salida de un buffer debería reflejar su entrada, ¿por qué no lee el mismo valor de 1.9V que A? Quizás no debería preocuparme ya que A y Y no están conectados a nada, pero me gusta entender lo que está sucediendo cuando es posible.

El artículo de Wikipedia dice:

Si la entrada se deja desconectada, la resistencia pull-down R1 garantiza que la entrada se baje a un nivel lógico bajo.

Entonces, lo siguiente que hice fue conectar una resistencia pull-down de 5.1k R1 a A de la siguiente manera:

simula este circuito

Ahora, cuando mido el voltaje en A, el medidor lee 1.6V (una caída de .3V).

P: Dado que la resistencia pull-down debería crear un nivel bajo en la entrada del buffer, ¿por qué no muestra algo más cercano a 0V en A?

Midiendo en Y ahora muestra .9V, lo que mantiene la diferencia de aproximadamente .5V que vi cuando nada estaba conectado, pero el voltaje en Y parece seguir siendo demasiado alto para presentar una condición verdaderamente baja.

Soy consciente de que el buffer es de colector abierto, y ahora me pregunto si la razón por la que estoy viendo resultados inesperados es porque Y no está conectado a nada.

Entonces, conecté una resistencia pull-up R2 a Y de la siguiente manera:

simula este circuito

Ahora, cuando mido el voltaje en A, todavía lee alrededor de 1.6V. Sin embargo, ¡el voltaje en Y ahora es 5V! ¿Representa esto un nivel lógico alto (ya que es mayor a 2V), o hay un error en la forma en que he conectado todo ya que ahora refleja exactamente el voltaje de VCC?

Me doy cuenta de que no he terminado el circuito exactamente como se muestra en el ejemplo anterior de Wikipedia (es decir, sin un FET de canal N o relé conectado), pero los valores que veo por medición ya no tienen sentido.

¿Debería haber conectado el resto antes de escribir esta pregunta? Si la respuesta es sí, ¡creo que estaré aún más confundido porque eso implica que la carga dicta los valores lógicos (lo cual no debería). Pensé que debería poder establecer estados claros simplemente con el uso de resistencias de pull-up/down.

¡Gracias!

Answer 1

Desde una hoja de datos de TI, este es el circuito equivalente para un buffer 7407:

Tenga en cuenta que la entrada tiene una impedancia relativamente baja (con una resistencia pull-up de 6k a Vcc a través de la unión emisor-base (que efectivamente se ve como un diodo) del transistor mostrado). La hoja de datos dice que se requieren 1.6mA para bajar la entrada (parámetro IIL). Esta es mucha corriente en comparación con los pocos microamperios, nanoamperios o picoamperios típicos de entradas CMOS u otras de alta impedancia.

P: Dado que la resistencia pull-down se supone que crea un nivel bajo en la entrada del buffer, ¿por qué no muestra algo más cercano a 0V en A?

Una resistencia pull-down de 5.1k es demasiado grande para bajar la entrada de baja impedancia. Con 1.6mA fluyendo a través de 5.1k, la caída de voltaje (calculada a través de la Ley de Ohm) sería de 8.16 voltios. Para bajar la entrada por debajo de 0.8 voltios, necesitarías una resistencia de 500 Ohm o menos. Sugiero probar con 330 Ohmios.

P: Si la salida de un buffer se supone que refleja su entrada, ¿por qué no lee los mismos 1.9V que A?

La salida está flotando. El voltaje que estás midiendo es simplemente carga parásita. A menos que la salida esté activamente bajada por el 7407 o subida por un circuito externo, estará flotando.

Además, solo debería "reflejar" su entrada en términos de estado lógico, no de voltaje. Cuando la entrada se baja a un nivel lógico bajo (por debajo de 0.8V), el transistor de salida está completamente encendido. Cuando la entrada está a un nivel lógico alto (por encima de 2V), el transistor de salida está completamente apagado. En voltajes de entrada entre 0.8V y 2V, el transistor de salida puede estar completamente encendido o apagado o parcialmente encendido.

Answer 2

El 7407 no es un buffer analógico, por lo que los únicos voltajes de entrada de interés son los voltajes que garantizarán que la salida esté ON o OFF.

Según la hoja de datos, el voltaje de entrada que garantizará una salida OFF - pull a tierra - es de 0.8 voltios o menos, y el voltaje que garantizará una salida ON - salida de colector abierto - es de 2.0 voltios o más.

Observando el esquemático de la hoja de datos, puedes ver que el emisor del transistor de entrada está flotando, mientras que su base está internamente conectada a Vcc, y si sigues la cadena verás que eventualmente la salida del buffer se verá obligada a su estado de colector abierto con el emisor en circuito abierto/flotante.

Para apagar la salida, entonces, el emisor del primer transistor debe ser llevado lo suficientemente cerca de tierra para revertir la cadena de eventos a través del buffer, y eso se hace de manera inequívoca tirando del emisor hacia abajo hasta 0.8 voltios o menos.

El precio a pagar por hacer eso es de 1.6 mA del emisor, por lo que con eso y la ley de Ohm en mente podemos resolver la resistencia de pulldown de la siguiente manera:

$$\ R=\frac{E}{I}=\frac{0.8V}{1.6 mA}=500\Omega $$

y llegar a la conclusión de que la razón por la que el buffer no cambiaría era porque el valor de tu resistencia de pulldown de entrada era demasiado grande para permitir que pasen 1.6 mA a través de ella y, en consecuencia, la caída a través de ella era mayor que 0.8 voltios.

Una advertencia: Sin una realmente buena razón para hacerlo, las entradas antiguas de TTL nunca deben ser tiradas de forma quiescente hacia abajo a un lógico bajo con una resistencia y luego llevadas al alto forzando la resistencia al umbral de 2 voltios debido a la energía desperdiciada en el pull-down para hacer eso.

Si una entrada debe mantenerse baja quiescentemente, entonces debe ser controlada por otra compuerta o un transistor y, si se utiliza un transistor, la entrada lógica del chip debe estar ligeramente tirada hacia arriba a Vcc - aunque por defecto esté alto - para aumentar la inmunidad al ruido del circuito cuando el transistor se vuelve de colector abierto.

Answer 3

Un poco fuera de tema, pero aquí hay un artículo realmente interesante sobre cómo funciona el buffer TTL que podría ayudar a arrojar algo de luz sobre esto también:

http://www3.eng.cam.ac.uk/DesignOffice/mdp/electric_web/Digital/DIGI_3.html