Equipo de testeo

Question

La mayoría de mis software de escritorio fondo de desarrollo. Tratando de aprender el diseño de hardware.

Pregunta: La pregunta es principalmente para los desarrolladores (en su mayoría de los contratistas individuales) que desarrollan para cualquier costosos equipos.

Así que supongo que estoy desarrollando algunos de firmware en VHDL/verilog para algún cliente. ¿Siempre se necesita el "especificado" hardware a prueba? (Que "específicos", así que si tengo altera la junta, lo que sobre el desarrollo de xilinx?) Me refiero generalmente para pequeños proyectos con microcontroladores, usted puede comprar de ellos, ya que no son caros, pero cuando se desarrollan para fpgas, ¿cómo el desarrollo y las pruebas de las etapas de trabajo? Supongo que el retraso propagations y otras cosas diferentes de cada una placa o chip a otro, lo cual deberá ser contabilizado en el código.

Por favor alguien puede compartir la forma en el procedimiento, especialmente cuando ellos no tienen el equipo para el que va a ser desarrollado? ¿Comprar o cliente, o es que pequeños cambios en el IDE a nivel de software, que puede cambiar a partir de hojas de datos?

p.s: No relacionadas, pero estoy pensando en comprar Altera DE1-SoC de la junta. Así que si usted tiene alguna sugerencia mejor de esta junta, por favor hágamelo saber. (No Académicos, sub $500, por intermedio de la junta, para que yo pueda crecer y todavía lo uso)

Answer 1

Esto depende del tipo de trabajo que estás haciendo. Algunos diseños FPGA tienen grandes cantidades de esfuerzo en la lógica funcional, ninguno de los cuales realmente depende mucho de sincronización crítica o un dispositivo hardware específico. Para que usted por lo general el uso de un simulador y desarrollar y probar las cosas en un PC sin tener que acercarse a cualquier hardware.

Como una regla básica con FPGAs, si se diseña correctamente con algunos conceptos básicos acerca de la sincronización, etc, y proporcionar el tiempo adecuado restricciones a las herramientas, a continuación, el diseño funcionará cuando se carga en el hardware.

Otros diseños tienen mucho más difícil la sincronización o no están lo suficientemente cerca de los límites de lo que los FPGAs son capaces de hacer a la necesidad de un dispositivo mucho más dependiente de estilo de trabajo, lo que podría implicar el desarrollo de las tablas para un determinado FPGA, o simplemente conseguir un prototipo construido y trabajar con eso.

En general compilaciones de FPGA son enormemente, enormemente más lento que el de la compilación de software, por lo que cualquier forma general de "quemar y crash' de desarrollo va a conducir usted completamente loco con bastante rapidez, y que se debe hacer como poco como sea posible.

Para todos, pero el más trivial de los diseños, cada minuto que usted pone en la simulación funcional y especificar correctamente falta de tiempo vale una hora de cargar las cosas en el hardware y hurgando con alcance/lógica analizador tratando de decidir si están funcionando correctamente.

Tengo montones y montones de dev de las juntas, a veces para ellos es una buena manera de conseguir el asimiento de un buen diseño de referencia esquemática que usted no puede conseguir sin necesidad de comprar la placa, pero yo considero que a menudo son inmensamente complejo (porque tienden a mostrar las capacidades del chip) y podría ser un poco abrumador para un recién llegado al campo. No puedo comentar sobre la que usted menciona.

Answer 2

Generalmente FPGA diseños empezar similares a los diseños ASIC - está todo en el simulador. Usted puede conseguir mucho mejor visibilidad para la depuración en un simulador de lo que puedes conseguir en el hardware. Usted necesita para construir testbenches y modelos funcionales, sin embargo, lo que toma tiempo. Para el complejo de las implementaciones es un requisito como usted nunca va a solucionar todos los bugs por sólo pruebas en el hardware. Una vez que el diseño es completamente depurado en el simulador, entonces usted puede caer en el tablero. Tenga en cuenta que por muy grandes con diseños muy grande FPGAs, la síntesis y el lugar y la ruta puede tomar un tiempo muy largo. Un diseño que trabajé hace un año o así que tomó cerca de 40% de una Virtex 6 HXT 565 y tomó cerca de 7 horas para completar el lugar y la ruta. Esto no es algo que queramos hacer sobre una base regular para los pequeños cambios.

Generalmente los retrasos de la junta directiva son demasiado pequeños (mucho menos que un reloj de período) y puede ser ignorado o que son incógnitas que se deben afinar y compensar con algún tipo de activo rutina de entrenamiento como van a variar incluso dentro de un mismo lote de las tablas.

Los FPGAs en sí, son ampliamente probado (de ahí el muy alto costo), de modo que el retraso variaciones son conocidos por estar dentro de los límites especificados, y su diseño no debe depender de que el retraso de un individuo a-spec chip. Si es así, entonces usted tiene problemas más grandes y que usted necesita para eliminar cualquiera de la dependencia o encontrar una manera de compensarlo. Por ejemplo, ver el CERN de tiempo a digital básico - es altamente dependiente de enrutamiento y tiene su propia rutina de calibración para caracterizar los retrasos que se ejecuta sobre una base regular para corregir a largo plazo y la temperatura dependen de las variaciones.

Es posible probar el código para una FPGA en diferentes FPGA. Si el código no interactuar con el mundo exterior, a continuación, por lo general, puede poner en cualquier FPGA desea. Si usted escribe independiente de proveedor código (evitar núcleo de los generadores de Carneros y Rom, en lugar de deducir todo en puro HDL), entonces es posible incluso que el código de la prueba está destinada a la producción en un FPGA Xilinx en una FPGA de Altera. Tenga en cuenta que esto no funciona si necesita usar una FPGA características específicas tales como alta velocidad de transceptores.

Si usted está diseñando para interactuar con el hardware, entonces usted va a necesitar el hardware y el cliente debe proporcionar a menos que también es su trabajo para construir. También será necesario tener en cuenta algunos hardware, herramientas de depuración, tales como osciloscopios de señal mixta y la lógica analizador así que usted puede comprobar las interfaces de hardware para asegurarse de que está haciendo lo que usted piensa.