Diseñando un regulador de voltaje estable de PMOS

Question

Como continuación de la pregunta "Usando la caída de voltaje de los diodos con el regulador lineal" Estoy investigando el diseño de los reguladores de voltaje del PMOS.

Topología general

Un problema común con la solución intuitiva parece ser las fuertes oscilaciones de la salida:

(Ver la pregunta "Problema de estabilidad en el opAmp de ganancia unitaria" . Algunas de mis preguntas pueden haber sido contestadas allí pero no estoy seguro de entender esas respuestas correctamente. De ahí esta pregunta.)

Según tengo entendido, el problema surge únicamente debido al uso de la retroalimentación positiva. Mi entendimiento es que el criterio de Barkhausen requiere múltiplos de 380° de desplazamiento de fase para las oscilaciones - que en los circuitos puramente resistivos sólo aparece con retroalimentación positiva. ¿Verdad?

En esta conferencia por Vahe Caliskan de Motorola, se presenta el siguiente circuito para la regulación lineal del LDO PMOS:

Tengo la sensación de que esto es defectuoso: Me parece que el interruptor está abierto cuando la salida escalada ya es mayor que el voltaje de referencia.

Me parece que las entradas del amplificador deberían invertirse. ¿Correcto?

Disipación de energía y ganancia en el bucle

A mi entender, una de las diferencias entre los reguladores lineales y los reguladores PWM es que el elemento de serie de los reguladores lineales disipa P_loss=I*(Vin-Vout) mientras que el elemento de serie con PWM disipa muy poca potencia.

¿Cómo es la disipación de energía del PMOS en el circuito anterior (corregido)?

• P_loss = I*(Vin-Vout), o
• P_loss = R_on*I² ?

Me imagino que la respuesta depende de cómo se acciona la compuerta del PMOS en respuesta a pequeñas perturbaciones del voltaje de salida del voltaje de referencia: si se acciona de manera cuasi-encendida, la pérdida es más parecida al caso del PWM, mientras que si se acciona en la región óhmica en respuesta a perturbaciones smll la pérdida es similar al caso del regulador lineal "ordinario".

¿Es correcto entonces asumir que usando una gran ganancia en el bucle de retroalimentación del regulador de voltaje PMOS, se obtiene un regulador cuasi-PWM?

Puntos menores

• Generalmente los circuitos reguladores de FET se presentan con JFETs. ¿Significa esto que no se pueden utilizar los MOSFETs mejorados o incluso los MOSFETs de potencia? ¿Cómo afecta su uso al comportamiento del circuito?
• Todo lo anterior supone que Vout impulsa una carga resistiva. ¿Cómo cambian las cargas capacitivas (parcial o puramente) la estabilidad del circuito? ¿Qué se puede hacer para mejorar el rango de estabilidad?

Answer 1

Correcto - el circuito proporcionado por Motorola es erróneo y también muestran este circuito usando un PNP que sí tiene el op-amp conectado de la manera "correcta": -

Es toda una sorpresa que alguien de Motorola se haya librado de este error tan grave. En el circuito de arriba muestro flechas (rojas) para indicar la presencia de retroalimentación negativa; en la parte inferior de R1 supuse que la tensión de salida estaba subiendo - esto haría que la salida del op-amp cayera y esto haría que el colector del transistor NPN subiera, lo que a su vez hace que el colector del PNP cayera - el efecto es de retroalimentación negativa porque cada lado de R1 tiene flechas contradictorias.

Siguiendo con este circuito y asumiendo que el op-amp del circuito PMOS estuviera conectado correctamente, hay grandes problemas de implementación tratando de usar esta topología y esto también se aplicó a la pregunta de hace varios días que se captura en el diagrama superior en la pregunta del OP.

Un amplificador óptico tiene una ganancia de bucle abierto y una característica de cambio de fase asociada que significa que cuando se le aplica una realimentación negativa local funciona PERO "solo". Cualquier otra ganancia o cambio de fase probablemente dará lugar a una realimentación positiva en alguna frecuencia alta que hará que el amplificador óptico sea inutilizable. Esto es particularmente notable en las configuraciones de ganancia unitaria; de hecho, muchos op-amps están especificados como inestables en configuraciones de ganancia unitaria.

Los fabricantes de amplificadores ópticos querrán la mayor ganancia en bucle abierto posible para ofrecer al usuario potencial un dispositivo con un producto de ancho de banda decente; tienen que competir con otros proveedores, así que éste es su objetivo (o uno de ellos).

El regulador PNP de arriba muestra dos transistores y un op-amp, todo dentro de un circuito de realimentación negativa de ganancia unitaria, y aunque dije arriba que esto tiene realimentación negativa (por la posición de las flechas rojas), de hecho cantaría como un canario. El "amplificador de error", si se supone que es un amplificador óptico estándar, ya está "cerca" de la inestabilidad y si se le añade la ganancia de dos transistores, se llegará a la inestabilidad total.

Así que, a pesar del error en el circuito PMOS en la pregunta del OP tenemos que asumir que el amplificador de error "op-amp" es de hecho un amplificador diferenciador estable con muy poca ganancia y muy poco desplazamiento de fase.

Volviendo a la pregunta del operador sobre la disipación de potencia, la pérdida de potencia en el regulador PNP o PMOS se calcula más fácilmente utilizando la diferencia de tensión a través del transistor multiplicada por la corriente de salida en la carga.

La fórmula que utiliza I^2 y R es más parecida a un regulador de conmutación porque el PMOS alternaría entre "on" y "off".

¿Es correcto entonces suponer que utilizando una gran ganancia en el bucle de realimentación del regulador de tensión PMOS, se obtiene un regulador cuasi-PWM se obtiene un regulador cuasi-PWM?

Yo diría que NO porque no hay intención de controlar la frecuencia de funcionamiento y el circuito se limitaría a golpear los topes de los carriles en una dirección y quedarse ahí, no se regularía.

Los puntos menores: -

1. No estoy de acuerdo con que los circuitos reguladores FET se presenten normalmente utilizando JFETs - los JFETs no tienen la potencia necesaria para manejar la mayoría de las aplicaciones y su caharacterística de "encendido" suele ser muy pobre en comparación con los sub 10 mili ohmios que se pueden obtener de los MOS
2. Las cargas capacitivas pueden estabilizar y desestabilizar tanto los reguladores lineales como los de conmutación y esto es difícil de ejemplificar y ser sucinto.

Si me he olvidado de algo en la pregunta, por favor, hágamelo saber.