Cuando usted dice que es necesario "cambio de nivel" de la línea de reloj, ¿se trata de uno más de la línea para convertir entre 3.3 V de la lógica y de 2.5 V de la lógica? O ¿quiere decir que usted necesita esta línea para no estándar de los niveles en la salida (como V_hi = 2.5 V, V_low = 1.25 V o algo)?
Si usted necesita para convertir a 2.5 V CMOS niveles, casi cualquier discreta lógica de la tecnología que hace 2.5 V debe ser capaz de manejar de 10 MHz relojes con ningún problema. Por ejemplo, el SN74AVCBH164245 que usted ha mencionado especifica un máximo de retardo de propagación de 3.7 ns cuando la traducción de 3.3 V (en la zona "a") a 2.5 V (en la "B"). Esto es menos del 5% de los 100 ns reloj período.
Como Gustavo señaló en los comentarios, también hay que mirar el lugar y el tiempo de caída de sus señales. Necesitas trabajar esta fuera de la unidad de corriente disponibles a partir de su traducción de búfer (unos 8 mA para el '164245 en el 2,5 V) y la capacitancia es cargado con. Usted puede calcular aproximadamente
\$ t_{\mathrm{edge}} = \dfrac{\Delta{}V}{CI} \$
En este caso, usted puede tener una carga de hasta 16 pF, y aún así ser capaz de conducir más de 2,5 V swing en alrededor de 5 ns, de nuevo mucho más bajo que su reloj período.
Como un aparte, para un camino de conversión de alta tensión a baja tensión, que parece que te estás haciendo con tu reloj, también puede considerar el uso de un 2,5 V búfer con "3.3-V-tolerante" entradas, por ejemplo SN74LVC1G34. Este va a ser un poco más simple y por lo tanto un menor costo de la solución.