5 votos

Plano GND y vías en una placa de circuito impreso de dos capas

Estoy tratando de construir mi primer diseño de PCB de dos capas utilizando este esquema de ejemplo:

enter image description here

Estoy utilizando elementos SMD, que colocaría en la capa superior. También crearía un área de ratsnet como GND en la capa superior.

Yo crearía un área de ratsnet para el pin SW, los pines del inductor de salida y los pines del condensador boost. En esas zonas pondría algunas vías y las conectaría con una ratsnet en la capa inferior.

No estoy muy seguro de si esto es correcto hasta ahora o si he entendido mal el ejemplo. Porque entonces no entiendo lo de las "vías adicionales en la GND" de los condensadores.

Si la zona de GND debe estar en la capa inferior, ¿qué pasa con la traza del pin SW?

1 votos

¿Qué quiere decir con "área de ratsnest"? Normalmente los "ratsnest" son las líneas que muestra tu herramienta CAD para indicar las conexiones que aún no se han realizado. No debería quedar ningún "ratsnest" cuando el diseño esté completo.

0 votos

@ThePhoton Estoy usando Eagle CAD. Dibujo un polígono y luego uso 'ratsnet'

0 votos

¿por qué no pasar la traza de cboost a sw por debajo del chip?

8voto

laptop2d Puntos 331

No estoy muy seguro de si esto es correcto hasta ahora o si he entendido mal el ejemplo. Porque entonces no entiendo lo de las 'vías adicionales en la GND' de los condensadores.

Las vías tienen inductancia, con unos pocos nH cada una (dependiendo del tamaño y esto se puede calcular). Si se ponen en paralelo las vías, también se pone en paralelo su inductancia y, por tanto, al duplicar las vías, se reduce a la mitad la inductancia. La inductancia parásita genera más pérdidas y tiempos de subida más bajos en aplicaciones de conmutación, por lo que una disminución de la inductancia es algo positivo. Las vías también tienen una pequeña resistencia, por lo que las vías en paralelo también disminuyen la resistencia.

Si la zona de GND debe estar en la capa inferior, ¿qué pasa con la traza de la clavija SW?

La traza del pin SW iría en una de las capas internas o en la capa inferior si se utiliza un diseño de 4 capas (SIG-GND-PWR-SIG). Si tienes un apilamiento de 4 capas, la capa de tierra está probablemente en uno de los planos internos (idealmente).

Si se utiliza un diseño de 2 capas, la traza de SW iría en la capa inferior, y el GND estaría en la superior.

0 votos

Oh, genial. Gracias. Así que las vías en la tierra sólo se ponen en el GND, no están ahí para llevar la señal de una capa a otra, ¿verdad? ¿Podría dar un ejemplo de cómo calcular qué tamaño necesito?

0 votos

Las vías en el plano de tierra (para una placa de dos capas) irían entre los componentes superiores, y la capa de tierra. Para una placa de 4 capas, yo pondría una capa de tierra en la capa superior Y haría que las vías fueran a la capa de tierra interna. En cuanto a la traza, tiene que ir en una capa diferente a la superior o a la de tierra para rodear las otras trazas, por lo que necesitarás vías allí. (para ir de la capa superior a la interna o a la inferior para la traza del condensador de refuerzo).

0 votos

Aquí hay una calculadora vía circuitcalculator.com/wordpress/2006/03/12/pcb-via-calculator en la mayoría de los pcbs el grosor del chapado es de 1mil

4voto

e-r Puntos 11

Yo pondría la capa Gnd en ambos lados donde no hay señal. Conecte las capas con vías denominadas Gnd. Mucha cobertura de Gnd, muchas vías. Más Gnd nunca hizo daño a nada, y es menos cobre para eliminar de la placa de cobre.

Compro placas en iteadstudio.com regularmente, dejo todo el Gnd encendido que puedo.

i-Ciencias.com

I-Ciencias es una comunidad de estudiantes y amantes de la ciencia en la que puedes resolver tus problemas y dudas.
Puedes consultar las preguntas de otros usuarios, hacer tus propias preguntas o resolver las de los demás.

Powered by:

X