Para implementar la desaturación de protección en un transistor de cambio, uno normalmente se establece algún tipo de comparador para ver el voltaje a través del flujo de corriente en los terminales del dispositivo. Si la tensión supera un nivel, una falla que se produce y el controlador se apaga.
Para alta corriente de FETs, la realización de cientos de amperios, esto plantea un reto interesante. Desde Rds(on) en este caso es de 1,3 mOhm, la diferencia entre los voltajes de que el dispositivo está bien y donde el dispositivo detona es relativamente pequeño. Estamos hablando acerca de la fiabilidad y rapidez de detección de un ~.2V diferencia en un entorno con muy altas corrientes que fluyen cerca, posiblemente dentro de una pulgada en la misma placa de circuito.
Hay técnicas estándar para la implementación de un confiable desat circuito en una situación así? La reducción de ruido, selección de componentes, el blindaje, la componente de espaciado, diseño de PCB?