Amplificador de transconductancia de subumbral

Question

Como parte de un proyecto más amplio, estoy diseñando un circuito IC usando CMOS para uno de los primeros pasos en los que estoy trabajando es el filtrado de una serie de pulsos con del ruido. Los pulsos reales son alrededor de 1 kHz por lo que estoy implementando el filtro de paso alto de segundo orden de sallen-key. Dado que la capacitancia está limitada a 1pF, las resistencias en el circuito se sustituyen por un amplificador de transconductancia subumbral (par diferencial con un espejo de corriente PMOS conduciendo I1 & I2 - ver imagen adjunta). Según mis conocimientos teóricos, Gm es conducido por la corriente de polarización (Ib=I1+I2), lo que significa que necesito alrededor del rango de 1 - 3 nA y no estoy seguro de cómo obtenerlos. ¿Cómo elijo el voltaje de polarización específico o el tamaño de los transistores para obtener la Ib deseada? (como se mencionó anteriormente, estos se encuentran en la región subumbral, es decir, vgs <= vthreshold). Cualquier consejo es muy apreciado.

Answer 1

El diseño en el régimen subumbral no es, en mi opinión, muy diferente del diseño normal de la OTA. Si el diseño se va a utilizar en una sección Sallen-Key, lo más probable es que la OTA se utilice como amortiguador.

En el diseño de la OTA, el \$g_m\$ de su OTA suele venir dada por la ecuación:

\$GBW = \frac{g_m}{2\pi C_L}\$

Este Ganancia-ancho de banda (GBW) es una estimación de la frecuencia en la que la ganancia es 1, pero casualmente también te indica el ancho de banda del OTA cuando se aplica la realimentación unitaria. Así que esta será tu ecuación principal para determinar el \$g_m\$ para M1 y M2.

A partir de ahí, se puede determinar la corriente de polarización para Mb utilizando la relación

\$\frac{g_m}{I_{DS}} = \frac{1}{nU_T}\$

Se trata de una fórmula ligeramente diferente a la de una OTA de inversión fuerte "normal", en la que se suele utilizar la ecuación

\$\frac{g_m}{I_{DS}} = \frac{2}{V_{GS}-V_T}\$

También hay una segunda propiedad que podría ser importante, que es la velocidad de giro (SR) . Esto es muy sencillo:

\$SR = \frac{dV_{out}}{dt}|_{max} \approx \frac{1}{C_L}I_{bias}\$

La elección de una velocidad de giro adecuada depende de la situación. Asegúrate de que tienes suficiente corriente de polarización para GBW y SR.

A continuación les voy a dar una forma de diseñar una OTA. Ten en cuenta que se pueden tener en cuenta otras consideraciones de diseño o énfasis (por ejemplo, el ruido, la tensión de offset de entrada, la velocidad máxima, el consumo mínimo de energía, ...).

1. Diseñar Mb para que tenga la \$I_{bias}\$ .
   • No elija una longitud mínima. Dado que el Mb está diseñado como una fuente de corriente, se desea una alta impedancia de salida. Reduzca los efectos de los canales cortos para aumentar la impedancia de salida incrementando L. Normalmente, puede utilizar la relación \$r_0 \approx \frac{V_E L}{I_{DS}}\$ donde \$V_E\$ es la tensión inicial. No exageres aquí, como W/L se fija más tarde, ¡W aumentará junto con L!
   • Usted elige un \$V_{GS}\$ ( \$= V_{bias}\$ ). Esto significa que hay que afinar su \$W/L\$ para conseguir la corriente de polarización en ese \$V_{GS}\$ . Una baja \$V_{GS}\$ permitirá que Mb entre en saturación más rápidamente. Sin embargo, la disminución de \$V_{GS}\$ medios para aumentar su \$W/L\$ que puede influir en el comportamiento transitorio en modo común, ya que también aumenta la capacitancia de drenaje.
2. Diseñar M1 y M2 para que tengan la \$g_m\$ .
   • No utilice una longitud mínima. Esto tiene varias razones:
     • Inhibiría gravemente la ganancia de CC del circuito. La ganancia de CC viene dada por \$A_0 = \frac{g_m}{g_{02} + g_{04}}\$ . Minimizar L significa maximizar \$g_{02}\$ .
     • Esto llevaría a un desajuste significativo entre M1 y M2. En el caso de los transistores que deben coincidir, es mejor elegir transistores de mayor área.
   • Simular la respuesta de CA de la OTA para encontrar el GBW y afinar \$W/L\$ para que coincida con el GBW. Afina el \$g_m\$ . También hay que tener en cuenta que el GBW no cambia mucho más adelante, por lo que se puede afinar en este momento.
   • Normalmente (en los diseños sin subumbral) se elige un \$V_{GS}-V_T\$ y dar a los transistores un \$W/L\$ para conseguirlo sin perder de vista el GBW (recuerde que \$I_{DS}\$ se ajusta a \$I_{bias}/2\$ por lo que es fijo). En el régimen subumbral, esto significa elegir un \$V_{GS} - V_T < 0\$ . Tenga en cuenta que optar por voltajes más bajos también significa que \$W/L\$ aumentará, lo que significa que la capacitancia de la puerta también aumentará. Sin embargo, también se acercará al máximo alcanzable \$\frac{g_m}{I_{ds}}=\frac{1}{nU_T}\$ factor.
3. Diseñar el espejo de corriente PMOS M3 y M4
   • ¡No elija la longitud mínima! Minimizar L significa maximizar \$g_{04}\$ que también tiene un efecto negativo en la ganancia de CC.
   • Elija una tensión de salida (mientras \$V_+=V_-\$ ). Debido a la simetría (ya que ambos transistores conducen la misma corriente \$I_{bias}/2\$ ), la tensión de salida es la misma que la tensión a través del transistor M3 conectado al diodo. Sintonice su \$W/L\$ para conseguir la tensión de salida deseada.