¿Estoy complicando demasiado este diseño de adquisición de datos?

Question

Estoy trabajando en un proyecto que implica leer periódicamente 16x voltajes analógicos de 0 ~ 5V de circuitos divisores de voltaje FSR idénticos utilizando un ADC. Cada FSR está conectado a una etapa de ganancia/LPF antes de ser leído por un ADC. El circuito de acondicionamiento de señal de cada FSR es idéntico.

Originalmente, iba a utilizar 4x LM324 para las etapas de ganancia y filtro de las 16 señales (junto con todos los pasivos necesarios para las redes de retroalimentación). Teniendo 16 de todo (incluidos pasivos) parecía innecesariamente redundante si todos los circuitos de ganancia/filtro eran exactamente los mismos, así que pensé en usar un mux analógico para cambiar entre la señal de cada FSR, y tener la señal muxada alimentada en un solo circuito de acondicionamiento de señal y ADC.

Mi razonamiento detrás de esto: si necesitaba modificar el circuito de ganancia/filtro, simplemente podría actualizar los componentes una vez, en lugar de actualizar los 16 de todo.

Actualmente, estoy implementando este diseño utilizando un PSoC 5 LP, ya que tiene el mux analógico / amplificador operacional / ADC todo en un solo paquete:

No tengo mucha experiencia en el diseño de aplicaciones de adquisición de datos multicanal como esta, y me gustaría saber si este diseño parece bueno/malo, o si crees que hay una forma mejor (o más elegante) de abordar esta tarea.

EDICIÓN (1): La hoja de datos para el chip específico PSoC 5 LP (CY8C5888LTI-LP097) se encuentra aquí. Por "FSR", me refiero a "resistencia de detección de fuerza". Las 16 mediciones de ADC se toman a aproximadamente 200 Hz (es decir, todas las 16 mediciones deben tomarse en menos de 1/200a de segundo). Actualmente estoy operando el ADC Delta-Sigma con una resolución de 12 bits. La salida de cada divisor de voltaje FSR varía de 0V (aprox. 0 fuerza aplicada al FSR) a ~5V (fuerza máxima antes de que el FSR se sature).

EDICIÓN (2): Las señales de los circuitos divisores de voltaje FSR estarían en el extremo inferior de las frecuencias acústicas (los FSR están midiendo las fuerzas/presiones ejercidas por un ocupante en la superficie de una silla de oficina), desde aproximadamente 500 Hz hasta frecuencias de CC (0 Hz). No tengo la intención de capturar todo el contenido de frecuencia de las señales, de ahí la menor tasa de muestreo.

---

También, aquí hay una imagen del circuito divisor de voltaje para las resistencias de detección de fuerza.

Answer 1

No se puede multiplexar en el dominio del tiempo un filtro de esa manera. El "estado" del filtro (el voltaje y/o corriente en los componentes reactivos) es único para cada canal y también tendría que ser multiplexado. Esto es muy difícil de hacer sin crear diafonía entre los canales; por lo general, es más simple tener un filtro de tiempo continuo separado para cada canal.

Answer 2

Habiendo trabajado en una casa de telemetría, justo después de la universidad, presento este diseño. El sistema debe leer con precisión 16 sensores, con una precisión de 10 bits, 200 veces por segundo. Suponiendo que hay un solo ADC, el reloj de inicio de conversión es de 200*16 = 3,200Hz. Para rechazar parte del ruido, instalaremos filtros RC pasivos en cada una de las 16 entradas al Multiplexor Analógico de 16 canales (estos filtros pasivos son opcionales, pero pueden ser tan LENTOS como necesites. Los capacitores también cargarán la resistencia de salida FSR, por lo que esa resistencia no puede pasarse por alto).

Supongamos 1/3200Hz o 300uS (microsegundos) para filtrar, muestrear y cuantizar. Cualquier filtro después del multiplexor necesitará tiempo (constantes de tiempo) para cambiar desde el voltaje FSR anterior hasta el nuevo voltaje FSR. Para 10 bits, con 1.5 bits por tau, debes permitir 7 tau para un rechazo preciso del voltaje anterior y la estabilización en el nuevo voltaje. Supongamos que el 50% de los 300uS se utiliza para la estabilización del filtro; el Tau del filtro es 150uS/7 o 20uS, que es 50Krad/seg o 9,000 Hz F3dB. El ADC necesita algo de tiempo para adquirir/muestrear el voltaje multiplexado; supondremos un tiempo de muestreo de 5 uS y un tiempo de conversión de 145uS, por lo tanto, un reloj de 14uS para un ADC de aproximación sucesiva.

Aquí está la Hoja de trabajo de muestreo [para 12 bits, con el ADC capturando una muestra en el último punto de esa estabilización] de Signal Chain Explorer

Aquí está la hoja de tiempo del ADC [nota que el TAU de entrada R+C del ADC establece la frecuencia superior para un comportamiento preciso de seguimiento/retención del ADC] []2

Aquí el análisis de ruido Johnson/Boltzmann/KT muestra que el amplificador operacional, que proporciona una ganancia de 80dB, solo permite una resolución de 9 bits. Y todavía no hemos evaluado los interferentes.

Answer 3

Su diseño parece razonable. Dependiendo de la respuesta deseada del filtro paso bajo y de la tasa de datos que necesita, es posible que necesite agregar un estado de filtrado en software para abordar el tiempo de asentamiento mencionado. Es decir, muestree a una velocidad más alta de la que su aplicación necesita, reduzca la constante de tiempo del filtro analógico para que sea lo suficientemente rápido para la tasa de muestreo y luego realice un filtrado adicional paso bajo en software (uno por canal). Los filtros paso bajo simples son fáciles de implementar en software. Por ejemplo, algo como valores[canal] += (nueva_muestra[canal] - valor[canal]) / k, donde k es un valor > 1. Si k es, digamos, 16, entonces simplemente desplácese a la derecha por cuatro.

Answer 4

Lo que tienes se ve bien y las intenciones en tu propuesta son excelentes.

El ahorro que harás en los costos de los componentes y el tamaño del circuito debe ser compensado con el tiempo de respuesta/estabilización de tu circuito. Si puedes permitirte el tiempo de respuesta/estabilización sin penalización, entonces el circuito más simple siempre es la mejor opción. No has mencionado las restricciones en el diseño (aplicación, sensibilidad a los costos, unidades fabricadas) por lo que no es posible comentar más al respecto.

Sin los valores de los componentes, no es posible decir cuál será el tiempo de respuesta/estabilización. Y sin detalles de la variación de salida de FSR esperada/ formas de onda, no es posible decir cuál tiempo de respuesta/estabilización se requiere. Son cosas que debes calcular.