Voy a tratar de un chip de DDR2 de 8 bits de baja velocidad con una FPGA de interfaz, y tengo algunas preguntas cruciales para hacer que funcione:
¿Es que correcto que es terminación en chip de memoria DDR2 y controladores de una Altera Cyclone 3 FPGA (en mi caso), por lo que no resistencias de terminación adicional requiere?