De fondo
Estoy utilizando un FPGA Xilinx de la Kintek-7 de la familia. La documentación de los recursos de memoria se puede encontrar aquí.
Aquí hay algunos extractos del documento (referencia de las páginas 11 y 12):
El bloque de memoria RAM en Xilinx® serie 7 FPGAs almacena hasta 36 Kb de datos y se puede configurar como dos independientes de 18 Kb de Carneros, o de una de 36 Kb de RAM. Cada uno de los 36 Kb bloque de RAM puede ser configurado como un 64K x 1 (cuando en cascada con un lado de 36 Kb de RAM en bloque), 32K x 1, 16K x 2, 8 x 4, 4K x 9, 2K x 18, 1K x 36, o 512 x 72 en simple, doble modo de puerto. Cada una de 18 Kb de RAM en bloque puede ser configurado como un 16K x 1, 8K x 2, 4K x 4, 2 x 9, 1K x 18 o 512 x 36 en simple, doble modo de puerto.
y
Cada 36Kb bloque de memoria RAM se puede establecer a simple doble puerto (SDP) el modo de duplicación de la anchura de datos de la RAM en bloque a 72 bits. El 18Kb bloque de memoria RAM también se puede establecer a simple dual-port modo, la duplicación de datos de ancho de 36 bits. Simple de doble modo de puerto es definida como la presencia de uno sólo de lectura del puerto y uno de escritura único puerto con relojes independientes.
A partir de esto, debo interpretar que la anchura de datos de la BRAM es en múltiplos de 18. Por lo que es de 36 con el puerto dual, o podría ser de 72 si el doble.
Pregunta
En mi aplicación que sólo se necesita un ancho de datos de 64 bits. ¿Qué sucede con este extra de 8 bits? Qué significa que no voy a ser la utilización de la totalidad de BRAM bloque?
Aquí está un gráfico para ayudar a entender la manera en que estoy pensando:
