La resistencia limita la corriente de cortocircuito de VDD a TIERRA por la etapa de salida, cuando los dos transistores de salida están llevando a cabo.
Algunas puertas lógicas, tales como 60-70 CMOS de puertas o 74LS, tienen una región lineal de la cual su voltaje de entrada puede ser movido a través de los niveles que producen un cambio lineal de salida.
Este era/es muy pronunciada en los CMOS puertas. Si la entrada de un CMOS de no-inversión de la puerta se mueve gradualmente hacia arriba a partir de GND a VDD, su salida es GND hasta la entrada alcanza un punto de partida, luego de su salida rápidamente, pero poco a poco aumenta a VDD. Todo ese tiempo que su salida está en transición, ambos transistores de salida son, en cierto grado, y que está dibujando el exceso actual de su carril. La resistencia de las paradas de los transistores tirando demasiado actual y perder o dañar la puerta.
Lo que usted desea de un ideal de la lógica de la puerta de entrada es para todos los voltajes por debajo de un cierto umbral de entrada de nivel para ser visto, como la lógica de la baja y de todas las anteriores para ser visto, como la lógica de alta. Y un ideal de empuje-tire de la puerta de la lógica tendría una salida que: unidades de alto por girar la parte superior de la FET(?) completo y en su parte inferior FET completamente fuera de; unidades de baja girando su parte superior FET completamente apagado y de su parte inferior FET completo. Pero esto sería utilizar una mayor cantidad de transistores que las actuales implementaciones de puertas lógicas, así que vas a tener menos en un chip.
Si usted mira alrededor, usted verá 74LS inversores utilizan con cristales y condensadores para hacer los osciladores por mantenerlos en sus lineales regiones. Usted no puede hacer eso con su sucesor, 74HC(T), debido a que no tienen una mucho menor o inexistente la región lineal (tendría que mirar que arriba).
